电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CTS100LVEL11NG

产品描述Clock Buffer LVPECL 1:2 Diff Fanout Buffer
产品类别逻辑    逻辑   
文件大小244KB,共6页
制造商CTS
下载文档 详细参数 选型对比 全文预览

CTS100LVEL11NG在线购买

供应商 器件名称 价格 最低购买 库存  
CTS100LVEL11NG - - 点击查看 点击购买

CTS100LVEL11NG概述

Clock Buffer LVPECL 1:2 Diff Fanout Buffer

CTS100LVEL11NG规格参数

参数名称属性值
厂商名称CTS
包装说明,
Reach Compliance Codeunknown
逻辑集成电路类型LOW SKEW CLOCK DRIVER

文档预览

下载PDF文档
CTS100LVEL11
LVPECL 1:2 Differential Fan-out Buffer
MLP8, MSOP8, SOIC8
Not recommended for new designs
FEATURES
BLOCK DIAGRAM
265ps Propagation Delay
5ps Skew Between Outputs
Internal Input Pull-Down Resistors
Direct Replace for ON Semi MC100LVEL11
and MC100EL11
RoHS Compliant Pb Free Packages
DESCRIPTION
The CTS100LVEL11 is a differential 1:2 fan-out gate. The device is functionally similar to the E111 device
but with higher performance capabilities. Having within-device skews and output transition times
significantly improved over the E111, the CTS100LVEL11 is ideally suited for those applications that
require the ultimate in AC performance.
The differential inputs of the CTS100LVEL11 employ clamping circuitry to maintain stability under open
input conditions. If the inputs are left open, the Q outputs will go LOW.
The CTS100LVEL11 is a direct replacement for the ON Semi MC100LVEL11 and MC100EL11.
ENGINEERING NOTES
 
800
700
600
Vout pp (mV)
500
400
300
200
100
0
0
200
400
600
800
1000
1200
1400
1600
1800
2000
Frequency (MHz)
Typical Output Swing
North Americas: +1-800-757-6686 • International: +1-508-435-6831 • Asia: +65-655-17551 • www.ctscorp.com/semiconductors
Specifications are subject to change without notice.
1
RevB0215

CTS100LVEL11NG相似产品对比

CTS100LVEL11NG CTS100LVEL11TG
描述 Clock Buffer LVPECL 1:2 Diff Fanout Buffer Clock Buffer LVPECL 1:2 Diff Fanout Buffer
厂商名称 CTS CTS
Reach Compliance Code unknown unknown
逻辑集成电路类型 LOW SKEW CLOCK DRIVER LOW SKEW CLOCK DRIVER
哈工大嵌入式系统开发课件
哈工大嵌入式系统开发课件...
吸铁石上 嵌入式系统
关于频率源的问题
请教大家一个问题: 频率源是不是就是TCXO或OCXO做的授时模块 ...
almywu 无线连接
DSP芯片的定点运算
1. 数据的溢出: 1> 溢出分类: 上溢(overflow): 下溢(underflow) 2>溢出的结果: unsigned char 0 255 signed char -128 127 unsigned int 0 65535 signed int -32768 32767 上 ......
Jacktang DSP 与 ARM 处理器
STM32F103XX
STM32F103XX时钟在启动文件中已经配置了,但看到一些网友在应用时重复配置时钟,这样会不会出问题? ...
pycl5060 单片机
求助
122052 请问一下这是个什么东西,首先应该是个数组,因为在声明中以;结尾。Get_status Clr_feature 等等都是函数...
zzbaizhi 微控制器 MCU
【二】【FPGA助学系列—技巧篇】OrCAD与FPGA软件协同设计
现在的很多PCB工具和FPGA开发软件都有附带的接口,可以相互转换。将PCB设计软件中的管脚转换成FPGA的约束文件,或者再FPGA调整之后再次导入PCB。建议大家在对FPGA管脚的IO命名时采用既符合PCB工 ......
kdy FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 803  669  2020  1257  2682  9  34  30  44  41 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved