电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74LCX00MX_NL

产品描述Logic Gates Qd 2-Input NAND Gate
产品类别逻辑    逻辑   
文件大小808KB,共14页
制造商Fairchild
官网地址http://www.fairchildsemi.com/
标准
下载文档 详细参数 选型对比 全文预览

74LCX00MX_NL在线购买

供应商 器件名称 价格 最低购买 库存  
74LCX00MX_NL - - 点击查看 点击购买

74LCX00MX_NL概述

Logic Gates Qd 2-Input NAND Gate

74LCX00MX_NL规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Fairchild
零件包装代码SOIC
包装说明SOP, SOP14,.25
针数14
Reach Compliance Codecompliant
系列LVC/LCX/Z
JESD-30 代码R-PDSO-G14
JESD-609代码e3
长度8.6235 mm
负载电容(CL)50 pF
逻辑集成电路类型NAND GATE
最大I(ol)0.024 A
湿度敏感等级1
功能数量4
输入次数2
端子数量14
最高工作温度85 °C
最低工作温度-40 °C
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装等效代码SOP14,.25
封装形状RECTANGULAR
封装形式SMALL OUTLINE
包装方法TAPE AND REEL
峰值回流温度(摄氏度)260
电源3.3 V
Prop。Delay @ Nom-Sup5.2 ns
传播延迟(tpd)6.2 ns
认证状态Not Qualified
施密特触发器NO
座面最大高度1.753 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)2 V
标称供电电压 (Vsup)2.5 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层Matte Tin (Sn)
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度3.9 mm
Base Number Matches1

文档预览

下载PDF文档
74LCX00 — Low Voltage Quad 2-Input NAND Gate with 5V Tolerant Inputs
December 2013
74LCX00
Low Voltage Quad 2-Input NAND Gate
with 5V Tolerant Inputs
Features
5V tolerant inputs
2.3V–3.6V V
CC
specifications provided
5.2ns t
PD
max. (V
CC
=
3.3V), 10µA I
CC
max.
Power down high impedance inputs and outputs
±24mA output drive (V
CC
=
3.0V)
Implements
proprietary
noise/EMI reduction circuitry
Latch-up performance exceeds JEDEC 78 conditions
ESD performance:
General Description
The LCX00 contains four 2-input NAND gates. The
inputs tolerate voltages up to 7V allowing the interface of
5V systems to 3V systems.
The 74LCX00 is fabricated with advanced CMOS tech-
nology to achieve high speed operation while maintain-
ing CMOS low power dissipation.
– Human body model
>
2000V
– Machine model
>
200V
Leadless DQFN package
Ordering Information
Order Number
74LCX00M
74LCX00SJ
74LCX00BQX
(1)
74LCX00MTC
Package
Number
M14A
M14D
MLP14A
MTC14
Package Description
14-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
14-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
14-Terminal Depopulated Quad Very-Thin Flat Pack No Leads (DQFN), JEDEC
MO-241, 2.5 x 3.0mm
14-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm
Wide
Note:
1. DQFN package available in Tape and Reel only.
Device also available in Tape and Reel. Specify by appending suffix letter “X” to the ordering number.
All packages are lead free per JEDEC: J-STD-020B standard.
©1995 Fairchild Semiconductor Corporation
74LCX00 Rev. 1.7.1
www.fairchildsemi.com

74LCX00MX_NL相似产品对比

74LCX00MX_NL 74LCX00MTC_Q
描述 Logic Gates Qd 2-Input NAND Gate Logic Gates Qd 2-Input NAND Gate

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 641  2904  39  2410  2188  13  59  1  49  45 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved