电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CY54FCT138CTLMB

产品描述FCT SERIES, OTHER DECODER/DRIVER, INVERTED OUTPUT, PDSO16
产品类别逻辑    逻辑   
文件大小100KB,共6页
制造商Cypress(赛普拉斯)
下载文档 详细参数 选型对比 全文预览

CY54FCT138CTLMB概述

FCT SERIES, OTHER DECODER/DRIVER, INVERTED OUTPUT, PDSO16

CY54FCT138CTLMB规格参数

参数名称属性值
是否Rohs认证不符合
厂商名称Cypress(赛普拉斯)
零件包装代码QLCC
包装说明LCC-20
针数20
Reach Compliance Codenot_compliant
ECCN代码EAR99
其他特性3 ENABLE INPUTS
系列FCT
JESD-30 代码S-CQCC-N20
JESD-609代码e0
长度8.89 mm
负载电容(CL)50 pF
逻辑集成电路类型OTHER DECODER/DRIVER
最大I(ol)0.032 A
功能数量1
端子数量20
最高工作温度125 °C
最低工作温度-55 °C
输出极性INVERTED
封装主体材料CERAMIC, METAL-SEALED COFIRED
封装代码QCCN
封装等效代码LCC20,.35SQ
封装形状SQUARE
封装形式CHIP CARRIER
电源5 V
Prop。Delay @ Nom-Sup6 ns
传播延迟(tpd)6 ns
认证状态Not Qualified
筛选级别38535Q/M;38534H;883B
座面最大高度1.905 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术CMOS
温度等级MILITARY
端子面层Tin/Lead (Sn/Pb)
端子形式NO LEAD
端子节距1.27 mm
端子位置QUAD
宽度8.89 mm
Base Number Matches1

文档预览

下载PDF文档
1CY 54/7 4FCT138 T
fax id: 7013
CY54/74FCT138T
1-of-8 Decoder
Features
Function, pinout, and drive compatible with FCT and
F logic
FCT-C speed at 5.0 ns max. (Com’l),
FCT-A speed at 5.8 ns max. (Com’l)
Reduced V
OH
(typically = 3.3V) versions of equivalent
FCT functions
Edge-rate control circuitry for significantly improved
noise characteristics
Power-off disable feature
ESD > 2000V
Matched rise and fall times
Fully compatible with TTL input and output logic levels
Extended commercial range of
−40°C
to +85°C
• Sink current
64 mA (Com’l),
32 mA (Mil)
32 mA (Com’l),
12 mA (Mil)
Dual 1-of-8 decoder with enables
Source current
Functional Description
The FCT138T is a 1-of-8 decoder. The FCT138T accepts
three binary weighted inputs (A
0
, A
1
, A
2
) and, when enabled,
provides eight mutually exclusive active LOW outputs
(O
0
–O
7
). The FCT138T features three enable inputs, two
active LOW (E
1
, E
2
) and one active HIGH (E
3
).
All inputs will be HIGH unless E
1
and E
2
are LOW and E
3
is
HIGH. This multiple enable function allows easy parallel
expansion of the device to a 1-of-32 (5 lines to 32 lines)
decoder with just four FCT138T devices and one inverter.
The outputs are designed with a power-off disable feature to
allow for live insertion of boards.
Logic Block Diagram
E
1
E
2
E
3
A
2
A
1
A
0
Pin Configurations
LCC
Top View
E2
NC
E1
A2
E3
A
0
3
2
1
20
19
14 15 16 17 18
O3
NC
O2
O4
O1
A
1
A
0
NC
V
CC
O
0
A
1
A
2
E
1
E
2
E
3
O
7
GND
DIP/SOIC/QSOP
Top View
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
CC
O
0
O
1
O
2
O
3
O
4
O
5
O
6
8
O
7
GND
NC
O
6
O
5
9
10
11
12
13
7 6 5 4
FCT138T–2
O
7
O
6
O
5
O
4
O
3
O
2
O
1
O
0
FCT138T–1
FCT138T–3
Pin Description
Name
A
E
1
−E
2
E
3
O
Address Inputs
Enable Inputs (Active LOW)
Enable Input (Active HIGH)
Outputs
Description
Cypress Semiconductor Corporation
3901 North First Street
San Jose
• CA 95134 •
408-943-2600
May 1994 – Revised March 17, 1997

CY54FCT138CTLMB相似产品对比

CY54FCT138CTLMB
描述 FCT SERIES, OTHER DECODER/DRIVER, INVERTED OUTPUT, PDSO16
是否Rohs认证 不符合
厂商名称 Cypress(赛普拉斯)
零件包装代码 QLCC
包装说明 LCC-20
针数 20
Reach Compliance Code not_compliant
ECCN代码 EAR99
其他特性 3 ENABLE INPUTS
系列 FCT
JESD-30 代码 S-CQCC-N20
JESD-609代码 e0
长度 8.89 mm
负载电容(CL) 50 pF
逻辑集成电路类型 OTHER DECODER/DRIVER
最大I(ol) 0.032 A
功能数量 1
端子数量 20
最高工作温度 125 °C
最低工作温度 -55 °C
输出极性 INVERTED
封装主体材料 CERAMIC, METAL-SEALED COFIRED
封装代码 QCCN
封装等效代码 LCC20,.35SQ
封装形状 SQUARE
封装形式 CHIP CARRIER
电源 5 V
Prop。Delay @ Nom-Sup 6 ns
传播延迟(tpd) 6 ns
认证状态 Not Qualified
筛选级别 38535Q/M;38534H;883B
座面最大高度 1.905 mm
最大供电电压 (Vsup) 5.5 V
最小供电电压 (Vsup) 4.5 V
标称供电电压 (Vsup) 5 V
表面贴装 YES
技术 CMOS
温度等级 MILITARY
端子面层 Tin/Lead (Sn/Pb)
端子形式 NO LEAD
端子节距 1.27 mm
端子位置 QUAD
宽度 8.89 mm
Base Number Matches 1
EEWORLD大学堂----直播回放: ST 意法半导体SiC产品及其工业应用指南
直播回放: ST 意法半导体SiC产品及其工业应用指南:https://training.eeworld.com.cn/course/5784...
hi5 综合技术交流
SD卡底层驱动源程序公开------【注意】我的MP3开发板回来了
本程序参考自bozai的SD卡驱动程序, 增加了SD、MMC卡判断的功能,SD、MMC初始化成功后能返回卡的类型参数供主程序使用。 //--------SD_MMC.H------------------------ #ifndef __SD_MMC ......
mark52099 单片机
{wanyeye}助人者天助 ,进来下
wanyeye: 您好,我有个串口的问题想请教您,您能给我留个联系方式吗?或则您加我 也可以,我的QQ:834496420,谢谢你...
yzb19860411 嵌入式系统
FPGA的时钟精确度
我想用FPGA产生一个以206.02ns的周期触发信号,spartan-6的FPGA,是否可以实现?求大神指导...
xiaotuxiong FPGA/CPLD
“时钟”起源-32768贴片晶振
32.768KHZ是一个很有意义的数字,我们每天都要用到它,它给我们带来太多的好处。只是生活中太少有人去关注了,只关注着它给我们带来的演变数字。我们每天用的手表,手机。电脑上显示着做用的钟 ......
18508208640 综合技术交流
EEWORLD大学堂----Altera 2014技术巡展 - 01 Altera及SoC技术概览
Altera 2014技术巡展 - 01 Altera及SoC技术概览:https://training.eeworld.com.cn/course/2031Altera 2014技术巡展 - 01 Altera及SoC技术概览...
chenyy FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2867  1068  2915  512  806  24  53  50  18  42 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved