电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

ASCO2-65000MHZ-LK-T3

产品描述Standard Clock Oscillators 65.000MHz 30ppm 1.8Volt -40C + 85C
产品类别无源元件   
文件大小10MB,共3页
制造商Abracon
官网地址http://www.abracon.com/index.htm
下载文档 详细参数 全文预览

ASCO2-65000MHZ-LK-T3在线购买

供应商 器件名称 价格 最低购买 库存  
ASCO2-65000MHZ-LK-T3 - - 点击查看 点击购买

ASCO2-65000MHZ-LK-T3概述

Standard Clock Oscillators 65.000MHz 30ppm 1.8Volt -40C + 85C

ASCO2-65000MHZ-LK-T3规格参数

参数名称属性值
Product AttributeAttribute Value
制造商
Manufacturer
Abracon
产品种类
Product Category
Standard Clock Oscillators
RoHSDetails
产品
Product
Standard Clock Oscillators
频率
Frequency
65 MHz
频率稳定性
Frequency Stability
30 PPM
负载电容
Load Capacitance
15 pF
工作电源电压
Operating Supply Voltage
1.8 V
电源电压-最小
Supply Voltage - Min
1.62 V
电源电压-最大
Supply Voltage - Max
1.98 V
Output FormatCMOS
端接类型
Termination Style
SMD/SMT
最小工作温度
Minimum Operating Temperature
- 40 C
最大工作温度
Maximum Operating Temperature
+ 85 C
长度
Length
1.6 mm
宽度
Width
1.2 mm
高度
Height
0.6 mm
系列
Packaging
Reel
安装风格
Mounting Style
SMD/SMT
工厂包装数量
Factory Pack Quantity
3000

文档预览

下载PDF文档
Parameters
Frequency Range*
Operating Temperature
Storage Temperature
Overall Frequency Stability**
Supply Voltage (Vdd)
Minimum
7.0
-10
-40
-50
2.97
2.25
1.62
Typical
Vdd = 3.3 V
Supply Current (Idd)
Vdd = 2.5 V
into 15pF Load
Vdd = 1.8 V
Standby Current (IST)
Output Load
Output Voltage
Tri-state function
Aging
Symmetry @1/2Vdd
Start-up Time
Rise/Fall Time (Tr/Tf)
RMS Phase Jitter
V
OH
V
OL
0.9*Vdd
3.3
2.5
1.8
3.0
4.2
6.0
2.5
3.0
4.0
2.0
2.5
3.5
1.1
Maximum
80
+60
+85
+50
3.63
2.75
1.98
4.5
6.0
8.5
3.5
4.5
6.0
3.0
3.5
5.0
3.0
15
0.1*Vdd
Units
MHz
°C
°C
ppm
V
Notes
See options
See options
Standard
Option “1”
Option “2”
1MHz ≤ F ≤ 20 MHz
20 MHz < F ≤ 50 MHz
50 MHz < F ≤ 80 MHz
1MHz ≤ F ≤ 20 MHz
20 MHz < F ≤ 50 MHz
50 MHz < F ≤ 80 MHz
1MHz ≤ F ≤ 20 MHz
20 MHz < F ≤ 50 MHz
50 MHz < F ≤ 80 MHz
CMOS
mA
µA
pF
V
“1” (VIH≥0.7*Vdd) or Open : Oscillation
“0” (VIH<0.3*Vdd) : Hi Z
-3.0
3.0
40
50
60
45
50
55
2.0
5.0
2.0
ppm
%
ms
ns
ps
@+25°C First year
Standard
Option S
(12kHz ~5MHz)
* Please contact Abracon for frequency < 7MHz.
**Overall frequency stability includes initial frequency tolerance @+25°C and stability over the operating temperature.
REVISED: 10.12.2017
5101 Hidden Creek Lane Spicewood TX 78669
Phone: 512-371-6159 | Fax: 512-351-8858
For terms and conditions of sale please visit:
www.abracon.com
ABRACON IS
ISO9001-2008
CERTIFIED
LLC
EDA实验教材
45376 45377...
wzt FPGA/CPLD
msp432记录2-uart 与display的使用
sdk讲的非常清楚了,要注意的是display可以选用不同的类型进行输出,暂时先使用串口吧,还可以用lcd,Host,debug等输出类型,这个以后再慢慢探讨 UART API接口定义表 #include <ti/drive ......
fish001 微控制器 MCU
【EEWORLD第七届社区明星人物】9月明星人物姗姗来迟(11月3号刚刚出炉,还热乎的)
首先,在这里向大家抱歉一下,9月明星人物的评选结果迟迟未向大家公布。 主要是为了能让明星网友拿到最好的礼物,我们愿意做更多的事情, 只希望大家能在EEWORLD感受到这是一个大家庭。 ( ......
EEWORLD社区 为我们提建议&公告
基于FPGA实时视频采集传输系统的时钟约束问题
我做的是基于FPGA的视频采集传输系统,板子是DE2-115,摄像头500W像素,用VerilogHDL 编程在Quratus II中下到板子上,通过VGA接口连接本地模拟显示器以显示实时视频.现在知道时钟出了问题,显示 ......
学堂猫猴子 FPGA/CPLD
【AB32VG1开发板测评】RTC电子时钟
本帖最后由 jinglixixi 于 2021-9-15 00:15 编辑 AB32VG1内部配有RTC计时器,使用它来计时可免除计时中的进制转换问题,将RTC与OLED屏相结合可轻松地实现电子时钟的功能。 以RTC实现电子 ......
jinglixixi 国产芯片交流
常见的数字电路Verilog 语言表达
电平敏感的1 位数据锁存器module latch_1(q,d,clk);output q;input d,clk;assign q = clk ? d : q; //时钟信号为高电平时,将输入端数据锁存endmodule带置位和复位端的1 位数据锁存器module lat ......
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2533  615  1584  901  2213  51  40  8  18  15 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved