电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

IDT49FCT805BTEB

产品描述FCT SERIES, LOW SKEW CLOCK DRIVER, 5 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), CDIP20
产品类别半导体    逻辑   
文件大小82KB,共7页
制造商IDT(艾迪悌)
官网地址http://www.idt.com/
下载文档 详细参数 全文预览

IDT49FCT805BTEB概述

FCT SERIES, LOW SKEW CLOCK DRIVER, 5 TRUE OUTPUT(S), 0 INVERTED OUTPUT(S), CDIP20

FCT 系列, 低偏移时钟驱动器, 5 实输出(S), 0 反向输出(S), CDIP20

IDT49FCT805BTEB规格参数

参数名称属性值
功能数量2
端子数量20
最大工作温度125 Cel
最小工作温度-55 Cel
最大供电/工作电压5.5 V
最小供电/工作电压4.5 V
额定供电电压5 V
加工封装描述CERAMIC, DIP-20
状态DISCONTINUED
工艺CMOS
包装形状RECTANGULAR
包装尺寸IN-LINE
端子形式THROUGH-HOLE
端子间距2.54 mm
端子位置DUAL
包装材料CERAMIC, METAL-SEALED COFIRED
温度等级MILITARY
系列FCT
输出特性3-ST
输入条件SCHMITT TRIGGER
逻辑IC类型LOW SKEW CLOCK DRIVER
反相输出数0.0
真实输出数5
传播延迟TPD5.7 ns
最大同边弯曲0.9000 ns

文档预览

下载PDF文档
IDT49FCT805BT/CT
FAST CMOS BUFFER/CLOCK DRIVER
MILITARY AND COMMERCIAL TEMPERATURE RANGES
FAST CMOS
BUFFER/CLOCK DRIVER
IDT49FCT805BT/CT
FEATURES:
0.5 MICRON CMOS Technology
Guaranteed low skew < 500ps (max.)
Very low duty cycle distortion < 600ps (max.)
Low CMOS power levels
TTL compatible inputs and outputs
TTL level output voltage swings
High drive: -32mA I
OH
, +48mA I
OL
Two independent output banks with 3-state control
1:5 fanout per bank
"Heartbeat" monitor output
ESD > 2000V per MIL-STD-883, Method 3015; > 200V using
machine model (C = 200pF, R = 0)
• Available in the following packages:
– Commercial: QSOP, SOIC, SSOP
– Military: CERDIP, LCC
DESCRIPTION:
This buffer/clock driver is built using advanced dual metal CMOS
technology. The FCT805T is a non-inverting clock driver consisting of two
banks of drivers. Each bank drives five output buffers from a standard TTL
compatible input. This part has extremely low output skew, pulse skew, and
package skew. The device has a “heart-beat” monitor for diagnostics and
PLL driving. The monitor output is identical to all other outputs and complies
with the output specifications in this document.
The FCT805T is designed for fast, clean edge rates to provide accurate
clock distribution in high speed systems.
NOTE: EOL for non-green parts to occur on 5/13/10 per
PDN U-09-01
FUNCTIONAL BLOCK DIAGRAM
OE
A
IN
A
5
OA
1
-OA
5
IN
B
5
OB
1
-OB
5
OE
B
MON
The IDT logo is a registered trademark of Integrated Device Technology, Inc.
MILITARY AND COMMERCIAL TEMPERATURE RANGES
1
c
2000
Integrated Device Technology, Inc.
SEPT. 2009
DSC-4771/3
CPLD与CPU通信问题
需要用Altera的一款CPLD来进行IO扩展与CPU进行通信,CPLD内部逻辑比较简单,基本是组合逻辑,现在的问题是怎样确定CPU和CPLD的最快通信时间?CPU的地址线、数据线、控制线之间的延时怎样确定? ......
771235870 FPGA/CPLD
雷军输掉与董明珠十亿赌局,看来台风还是吹不起猪
小米集团19日公布2018年年报:小米实现营收1749.15亿元。至此雷军和董明珠长达5年、价值10亿的赌局分出胜负:雷军输了。2013年雷军、董明珠定下赌约,五年之内若小米营业额超过格力,董明珠要给 ......
高进 聊聊、笑笑、闹闹
请教以下warming所表达的意思
我的代码在完成了编译之后出现了一种warming,内容如下: Warning: LATCH primitive "ether_mac:ether_mac|ethermac_recv:recv|fsm_ram_wr_ns.RECV_PRENUM_7327" is permanently enabled 其 ......
zgm1193 FPGA/CPLD
红外解码 LPC214X
在一个教程里看到了如下的红外代码结构 不解的是表示0 的1.125ms的周期是如何换算成 0x109c0的? 表示1 的2.25ms的周期是如何换算成 0x109c0的?这个和系统时钟有关系么? 请高手赐教! 谢谢! ......
tekkon 单片机
焊盘0.3mm/中心距0.5mm线走不出来了
这种情况下,不知道大家是怎么走线的?我用了无盘过孔内外径都是0.3mm,从底层走线。 现在遇到一个问题,部分电源过孔不能和中间的电源层连接,不知道哪里设置的不正确?请教一下。用的AD14 ......
yangxf1217 PCB设计
开关电源设计系列之二 ——《EMI抑制》
继《开关电源设计之:PCB热管理》之后,大学堂又上线了一门实用课程:《EMI 抑制》。本课程介绍了电源设计中的一个重要环节:EMI的抑制。主要包含:针对非隔离式电路如何优化PCB布局来降低EMI; ......
linjiang 模拟与混合信号

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2168  1836  1032  2782  1033  53  31  59  56  3 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved