电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

2220J2500130FQT

产品描述Ceramic Capacitor, Multilayer, Ceramic, 250V, 1% +Tol, 1% -Tol, C0G, 30ppm/Cel TC, 0.000013uF, Surface Mount, 2220, CHIP, ROHS COMPLIANT
产品类别无源元件    电容器   
文件大小695KB,共2页
制造商Syfer
标准
下载文档 详细参数 全文预览

2220J2500130FQT概述

Ceramic Capacitor, Multilayer, Ceramic, 250V, 1% +Tol, 1% -Tol, C0G, 30ppm/Cel TC, 0.000013uF, Surface Mount, 2220, CHIP, ROHS COMPLIANT

2220J2500130FQT规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Syfer
包装说明, 2220
Reach Compliance Codecompliant
ECCN代码EAR99
电容0.000013 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度4.2 mm
JESD-609代码e3
长度5.7 mm
制造商序列号2220
安装特点SURFACE MOUNT
多层Yes
负容差1%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
封装形式SMT
包装方法TR, 7 INCH
正容差1%
额定(直流)电压(URdc)250 V
系列SIZE(HIGH Q)
尺寸代码2220
表面贴装YES
温度特性代码C0G
温度系数-/+30ppm/Cel ppm/°C
端子面层Matte Tin (Sn) - with Nickel (Ni) barrier
端子形状WRAPAROUND
宽度5 mm
Base Number Matches1

文档预览

下载PDF文档
High Q
Capacitors
MS Range
The Syfer MS range offers a
very stable, High Q material
system that provides excellent,
low loss performance in
systems below 3GHz. The
range is available in 0402 to
3640 case sizes with various
termination options including
FlexiCap™. This range of high
frequency capacitors is suitable
for many applications where
economical, high performance
is required.
Specification
Capacitance Values
See Capacitance table overleaf
Mechanical
Termination Material
See Ordering Information overleaf
Solderability
IEC 60068-2-58
Printing
Consult sales office
Lead Free Soldering
Termination codes J and Y ranges are
fully compliant with the RoHS and WEEE
directives and parts are compatible
with lead free solders.
Climatic Category
55/125/56
Reeled Quantities
See Capacitance table overleaf
Electrical
Operating Temperature
-55°C to +125°C
Temperature Coefficient
(Typical)
0 ± 30 ppm/°C
Insulation resistance at +25°C
>100GΩ
Insulation resistance at +125°C
>10GΩ
Ageing rate
None
Piezoelectric Effects
None
Dielectric Absorption
None
Dimensions
L1
T
SA
AR MPLE
REF E AVA KITS
IL
E
OR R TO ABLE
S
S
FOR YFER ALES
DET .COM
AIL
S
W
L2
Size
0402
0505
0603
0805
1206
1111
1210
1812
2220
2225
38/09
3640
Length (L1)
mm (inches)
1.00 ± 0.10 (0.039 ± 0.004)
1.40 ± 0.38 (0.055 ± 0.015)
1.60 ± 0.20 (0.063 ± 0.008)
2.00 ± 0.30 (0.080 ± 0.012)
3.20 ± 0.30 (0.126 ± 0.012)
2.79 +0.51 -0.25 (0.11 +0.02 -0.01)
3.20 ± 0.30 (0.126 ± 0.012)
4.50 ± 0.35 (0.180 ± 0.014)
5.70 ± 0.40 (0.225 ± 0.016)
5.70 ± 0.40 (0.225 ± 0.016)
9.15 ± 0.50 (0.360 ± 0.020)
Width (W)
mm (inches)
0.50 ± 0.10 (0.020 ± 0.004)
1.40 ± 0.25 (0.055 ± 0.010)
0.80 ± 0.20 (0.031 ± 0.008)
1.27 ± 0.20 (0.050 ± 0.008)
1.60 ± 0.20 (0.063 ± 0.008)
2.79 ± 0.38 (0.110 ± 0.015)
2.50 ± 0.30 (0.100 ± 0.012)
3.20 ± 0.30 (0.126 ± 0.012)
5.00 ± 0.40 (0.197 ± 0.016)
6.30 ± 0.40 (0.250 ± 0.016)
10.16 ± 0.50 (0.400 ± 0.020)
Thickness (T)
mm (inches)
Termination Band (L2)
mm (inches)
min
max
0.40 (0.016)
0.50 (0.020)
0.40 (0.016)
0.75 (0.030)
0.75 (0.030)
0.63 (0.025)
0.75 (0.030)
1.00 (0.039)
1.00 (0.039)
1.00 (0.039)
1.50 (0.059)
0.10 (0.004)
0.13 (0.005)
0.10 (0.004)
0.13 (0.005)
0.25 (0.010)
0.13 (0.005)
0.25 (0.010)
0.25 (0.010)
0.25 (0.010)
0.25 (0.010)
0.50 (0.020)
0.60 max (0.024 max)
1.27 max (0.050 max)
0.80 max (0.031 max)
1.30 max (0.051 max)
1.70 max (0.067 max)
2.54 max (0.100 max)
2.00 max (0.079 max)
2.50 max (0.098 max)
2.50 max (0.098 max)
2.50 max (0.098 max)
2.50 max (0.098 max)
关于电池的充电过程曲线
C:\1.gif 从AC97采到的电压值看充电过程,大概是这个图上显示的 解释一下:当电池电压为3.4V时为PDA的电压最低点,当此时插入外接电源充电时,从打印信息可以看到电压立刻上升到大概3.6V左 ......
heyunwu 嵌入式系统
请教一下UART2中断的问题!
我用STM32F103V8向下位机发送一条命令(2字节),然后等待接收返回,下位机在接收到这条命令后返一条命令(2字节),但每进行个几十次就会有一次不产生接收中断(但又不是一直不产生中断,我 ......
wangfei023 stm32/stm8
MSP430Ware使用笔记 初始化XT1
1.平台说明 MSP430F5438 2.为什么使用MSPWare。 由于工作原因,学校中多使用STM32,STM32的DriverLib比较方便使用。初学MSP430重新回到了操作寄存器的时代,稍稍有点不适应。后来发现MSP ......
fish001 微控制器 MCU
单片机开发板
本人自已创业,做了一些51单片机开发实验板,如有朋友感兴趣购买,请电子邮件联系我。电子邮件地址:suzhoumyhome@21cn.com同时本人还承接各种逻辑控制器,电气控制箱(PLC控制或者单片机控制) ......
suzhoumyhome 淘e淘
现在已经有五个网友回复我了,还有一个名额。。。。。。收到我站内信的赶紧回复我吧
:D现在已经有五个网友回复我了,还有一个名额。。。。。。收到我站内信的赶紧回复我吧 :D...
drjloveyou 单片机
FPGA高级技巧请教?
在FPGA内部的逻辑布线如何设计等长线比如说我从同一个PLL输出两路完全一样的时钟再给一个时钟做参考测量出来的两路时钟延迟不同有ns级的延迟这个应该是FPGA逻辑布线造成的不同吧有没有方法可以 ......
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1167  558  2910  1424  954  30  3  18  56  38 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved