电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

KP1830222634

产品描述Film Capacitors KP 2,2nF 5% 630Vdc Pitch 5mm
产品类别无源元件    电容器   
文件大小118KB,共10页
制造商Vishay(威世)
官网地址http://www.vishay.com
标准
下载文档 详细参数 全文预览

KP1830222634在线购买

供应商 器件名称 价格 最低购买 库存  
KP1830222634 - - 点击查看 点击购买

KP1830222634概述

Film Capacitors KP 2,2nF 5% 630Vdc Pitch 5mm

KP1830222634规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Vishay(威世)
Reach Compliance Codeunknown

文档预览

下载PDF文档
KP1830
www.vishay.com
Vishay Roederstein
AC and Pulse Film Foil Capacitors
KP Radial Potted Type
L max.
FEATURES
W max.
Marking
• 5 mm lead pitch
• Supplied loose in box taped in ammopack
or reel
0.5
H
max.
• Material categorization:
for definitions of compliance please see
www.vishay.com/doc?99912
6.0
-1
pcm
5.0 ± 0.4
Ø 0.5
± 0.4
ENCAPSULATION
Plastic case, epoxy resin sealed, flame retardant UL-class
94 V-0
Dimensions in millimeters
CLIMATIC TESTING CLASS ACCORDING TO
IEC 60068-1
55/100/56
MAIN APPLICATIONS
Oscillator, timing and LC/RC filter circuits, high frequency
coupling of fast digital and analog IC’s.
CAPACITANCE RANGE
100 pF to 0.022 μF
REFERENCE STANDARDS
IEC 60384-13
CAPACITANCE TOLERANCE
± 10 % , ± 5 %, ± 2.5 %, ± 2 %, ± 1 %
MARKING
C-value; tolerance; rated voltage; sub-class; manufacturer’s
type; code for dielectric material; manufacturer’s location;
manufacturer’s logo; year and week
LEADS
Tinned wire
MAXIMUM APPLICATION TEMPERATURE
100 °C
DIELECTRIC
Polypropylene film
DETAIL SPECIFICATION
For more detailed data and test requirements contact:
dc-film@vishay.com
ELECTRODES
Tin foil
CONSTRUCTION
Mono construction
RATED DC VOLTAGES
63 V, 250 V, 630 V
RATED AC VOLTAGES
40 V, 160 V, 250 V
Revision: 03-Feb-17
Document Number: 26016
1
For technical questions, contact:
dc-film@vishay.com
THIS DOCUMENT IS SUBJECT TO CHANGE WITHOUT NOTICE. THE PRODUCTS DESCRIBED HEREIN AND THIS DOCUMENT
ARE SUBJECT TO SPECIFIC DISCLAIMERS, SET FORTH AT
www.vishay.com/doc?91000
《FPGA开发实战手册》
本帖最后由 daxigua 于 2015-10-26 16:50 编辑 大西瓜《FPGA开发实战手册》 大西瓜FPGA开发团队,自创8万多字图文教程,基于FPGA的基础+进阶+综合实验,助你一板一教程就将FPGA搞定! ......
daxigua FPGA/CPLD
封贴
封贴了,不传了。 本帖最后由 南盗 于 2013-12-15 14:33 编辑 ]...
南盗 FPGA/CPLD
电容放电会寻找最短的回路?
电容放电会寻找最短的回路吗?如果专门安排一个泄放电阻,给它泄放电荷,那我想问,为什么该电荷非要走泄放电阻回路呢?为什么不会向后端的负载泄放? ...
小太阳yy 模拟电子
有没有专门讲BSP的书?
急,谢谢。...
babyspider 嵌入式系统
大家来看看这个流程图~
东西在附件里面,要求很具体,大家来讨论哦~~~~21196...
t415422 聊聊、笑笑、闹闹
C6678共享存储器问题
MSMC默认配置为L2,根据用户需要能配置成L3。由于配置为L3只是做了地址映射,所以物理上的访问时间应该还是一个数量级的,相差不大。这里的L2和L3的区别应该是指L2只能被L1D和L1P Cache, L3 ......
Jacktang 微控制器 MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 50  1333  1447  1226  1910  49  57  59  44  3 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved