77311-8AAT05LF,77311-8AAT05LF pdf中文资料,77311-8AAT05LF引脚图,77311-8AAT05LF电路-Datasheet-电子工程世界

77311-8AAT05LF: 产品描述Board Connector, 5 Contact(s), 1 Row(s), Male, Straight, 0.1 inch Pitch, Wire Wrap Terminal, Locking, Black Insulator, Receptacle; 产品类别连接器连接器; 文件大小257KB，共3页; 制造商Amphenol(安费诺); 官网地址http://www.amphenol.com/; 标准

下载文档详细参数全文预览

77311-8AAT05LF概述

Board Connector, 5 Contact(s), 1 Row(s), Male, Straight, 0.1 inch Pitch, Wire Wrap Terminal, Locking, Black Insulator, Receptacle

参数名称	属性值
是否Rohs认证	符合
厂商名称	Amphenol(安费诺)
Reach Compliance Code	compliant
ECCN代码	EAR99
主体宽度	0.094 inch
主体深度	0.1 inch
主体长度	0.5 inch
主体/外壳类型	RECEPTACLE
连接器类型	BOARD CONNECTOR
联系完成配合	GOLD (15) OVER NICKEL (50)/GOLD FLASH OVER PALLADIUM NICKEL (15)
联系完成终止	Matte Tin (Sn) - with Nickel (Ni) barrier
触点性别	MALE
触点材料	PHOSPHOR BRONZE
触点模式	RECTANGULAR
触点样式	SQ PIN-SKT
绝缘电阻	5000000000 Ω
绝缘体颜色	BLACK
绝缘体材料	THERMOPLASTIC
JESD-609代码	e3
制造商序列号	77311
插接触点节距	0.1 inch
安装选项1	LOCKING
安装方式	STRAIGHT
安装类型	BOARD
连接器数	ONE
PCB行数	1
装载的行数	1
最高工作温度	125 °C
最低工作温度	-65 °C
PCB接触模式	RECTANGULAR
电镀厚度	15u inch
额定电流（信号）	3 A
参考标准	UL, CSA
可靠性	COMMERCIAL
端子长度	0.6 inch
端子节距	2.54 mm
端接类型	WIRE WRAP
触点总数	5

分享：bq25895 Vbus 输入的疑问: 请问按下面电路，我的系统里想直接给Vbus 接一个9V, 这个芯片会进入正常的输出和给电池充电吗？需要给D+、D-信号上特定的信号吗？因为我的板子上没打算接D+/D-，只打算Vbus上接个9V不知道这样是否可行？回答：D+D-可以自己接逻辑。这是设置输出电流的逻辑口。详见数据表第17页表一。如果您不用D+/D-可以悬空悬空当然能工作，可电流值有不确定性。D+、D-理论上可以去掉，实际上没有这两个...; qwqwqw2088 模拟与混合信号

用VS2005的deploy功能如何让程序在wince板子上进行调试呢？: 我开发一个DLL，然后自己写了一个应用程序调用这个DLL，已经肯定知道这个应用程序是正确的。但是DLL有点问题。我的DLL工程上设置deploy的device选项选择wince device能够连接上我的板子，但是连接到最后就说le...Deployment and/or registration failed with error: 0x8973190e. Error writing file ...; hc2007 WindowsCE

[转]声明与函数、函数指针: [font=Tahoma]概述 [/font][font=Tahoma]　　在很多情况下，尤其是读别人所写代码的时候，对 C语言声明的理解能力变得非常重要，而C语言本身的凝练简约也使得C语言的声明常常会令人感到非常困惑，因此，在这里我用一篇的内容来集中阐述一下这个问题。 [/font][font=Tahoma]　　问题：声明与函数 [/font][font=Tahoma]　　有一段程序存储在起始...; mmmllb 编程基础

《基于XILINX FPGA嵌入式系统设计与开发》: [b]-----创芯电子科技公开免费《基于XILINX FPGA嵌入式系统设计与开发》本着分享进步的原则，与出版社友好协商，本书觉得分时间进行免费共享，不出版目录见之前的几篇文章欢迎下载拍砖[/b]...; phdwong FPGA/CPLD

NIOS浮点数运算性能估计 FPGA(cyclone4)开发板心得第04贴: 这个事情应该算是有点意义吧.基本上用默认配置搭建的IP核,NIOS选择的s.片上RAM 4k.晶振40M,无PLL.用NIOS来做浮点数乘除法,结果是:1分钟运行了大约41M次.即目前配置下,浮点数乘除法平均速度是:1.46us/次这个数据很熟吧:lol 和cortex M3水平基本持平.给一个参考比较:[table=98%,rgb(238, 238, 238)][tr][td]CM3在IAR、5...; astwyg FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多