Datasheet> 器件分类 > 存储> 存储> NAND01GW4A2CZA1T

文档预览

NAND01GW4A2CZA1T: 产品描述32M X 16 FLASH 3V PROM, 35 ns, PDSO48; 产品类别存储存储; 文件大小398KB，共56页; 制造商ST(意法半导体); 官网地址http://www.st.com/; 标准

下载文档详细参数全文预览

NAND01GW4A2CZA1T概述

32M X 16 FLASH 3V PROM, 35 ns, PDSO48

32M × 16 FLASH 3V 可编程只读存储器, 35 ns, PDSO48

NAND01GW4A2CZA1T规格参数

参数名称	属性值
是否Rohs认证	符合
零件包装代码	BGA
包装说明	BGA,
针数	63
Reach Compliance Code	compli
ECCN代码	3A991.B.1.A
最长访问时间	12000 ns
JESD-30 代码	R-PBGA-B63
内存密度	1073741824 bi
内存集成电路类型	FLASH
内存宽度	16
功能数量	1
端子数量	63
字数	67108864 words
字数代码	64000000
工作模式	ASYNCHRONOUS
最高工作温度	70 °C
最低工作温度
组织	64MX16
封装主体材料	PLASTIC/EPOXY
封装代码	BGA
封装形状	RECTANGULAR
封装形式	GRID ARRAY
并行/串行	PARALLEL
峰值回流温度（摄氏度）	NOT SPECIFIED
编程电压	3 V
认证状态	Not Qualified
最大供电电压 (Vsup)	3.6 V
最小供电电压 (Vsup)	2.7 V
标称供电电压 (Vsup)	3 V
表面贴装	YES
技术	CMOS
温度等级	COMMERCIAL
端子形式	BALL
端子位置	BOTTOM
处于峰值回流温度下的最长时间	NOT SPECIFIED
类型	NAND TYPE
Base Number Matches	1

文档预览

下载PDF文档

全文
预览

NAND128-A, NAND256-A

NAND512-A, NAND01G-A

128 Mbit, 256 Mbit, 512 Mbit, 1 Gbit (x8/x16)

528 Byte/264 Word Page, 1.8V/3V, NAND Flash Memories

PRELIMINARY DATA

FEATURES SUMMARY

■

HIGH DENSITY NAND FLASH MEMORIES

– Up to 1 Gbit memory array

– Up to 32 Mbit spare area

– Cost effective solutions for mass storage

applications

NAND INTERFACE

– x8 or x16 bus width

– Multiplexed Address/ Data

– Pinout compatibility for all densities

SUPPLY VOLTAGE

– 1.8V device: V

= 1.7 to 1.95V

– 3.0V device: V

= 2.7 to 3.6V

PAGE SIZE

– x8 device: (512 + 16 spare) Bytes

– x16 device: (256 + 8 spare) Words

BLOCK SIZE

– x8 device: (16K + 512 spare) Bytes

– x16 device: (8K + 256 spare) Words

PAGE READ / PROGRAM

– Random access: 12µs (max)

– Sequential access: 50ns (min)

– Page program time: 200µs (typ)

COPY BACK PROGRAM MODE

– Fast page copy without external buffering

FAST BLOCK ERASE

– Block erase time: 2ms (Typ)

STATUS REGISTER

ELECTRONIC SIGNATURE

CHIP ENABLE ‘DON’T CARE’ OPTION

– Simple interface with microcontroller

AUTOMATIC PAGE 0 READ AT POWER-UP

OPTION

– Boot from NAND support

– Automatic Memory Download

SERIAL NUMBER OPTION

Figure 1. Packages

TSOP48 12 x 20mm

WSOP48 12 x 17 x 0.65mm

FBGA

VFBGA55 8 x 10 x 1mm

TFBGA55 8 x 10 x 1.2mm

VFBGA63 8.5 x 15 x 1mm

TFBGA63 8.5 x 15 x 1.2mm

■

HARDWARE DATA PROTECTION

– Program/Erase locked during Power

transitions

DATA INTEGRITY

– 100,000 Program/Erase cycles

– 10 years Data Retention

DEVELOPMENT TOOLS

– Error Correction Code software and

hardware models

– Bad Blocks Management and Wear

Leveling algorithms

– PC Demo board with simulation software

– File System OS Native reference software

– Hardware simulation models

July 2004

1/56

This is preliminary information on a new product now in development or undergoing evaluation. Details are subject to change without notice.

NAND128-A, NAND256-A, NAND512-A, NAND01G-A

TABLE OF CONTENTS

FEATURES SUMMARY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Figure 1. Packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Table 1. Product List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

SUMMARY DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Table 2.

Figure 2.

Table 3.

Figure 3.

Figure 4.

Figure 5.

Figure 6.

Figure 7.

Figure 8.

Figure 9.

Product Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Logic Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Signal Names . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Logic Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

TSOP48 and WSOP48 Connections, x8 devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

TSOP48 and WSOP48 Connections, x16 devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

FBGA55 Connections, x8 devices (Top view through package) . . . . . . . . . . . . . . . . . . . 11

FBGA55 Connections, x16 devices (Top view through package) . . . . . . . . . . . . . . . . . . 12

FBGA63 Connections, x8 devices (Top view through package) . . . . . . . . . . . . . . . . . . . 13

FBGA63 Connections, x16 devices (Top view through package) . . . . . . . . . . . . . . . . . . 14

MEMORY ARRAY ORGANIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Bad Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Table 4. Valid Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Figure 10.Memory Array Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

SIGNAL DESCRIPTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Inputs/Outputs (I/O0-I/O7). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Inputs/Outputs (I/O8-I/O15). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Address Latch Enable (AL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Command Latch Enable (CL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Chip Enable (E). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Read Enable (R). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Write Enable (W). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Write Protect (WP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Ready/Busy (RB). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

BUS OPERATIONS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Command Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Address Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Data Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Write Protect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Standby . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Table 5. Bus Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Table 6. Address Insertion, x8 Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

3/56

NAND128-A, NAND256-A, NAND512-A, NAND01G-A

Table 7. Address Insertion, x16 Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Table 8. Address Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

COMMAND SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Table 9. Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

DEVICE OPERATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Pointer Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Figure 11.Pointer Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Figure 12.Pointer Operations for Programming. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Read Memory Array. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Random Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Page Read. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Sequential Row Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Figure 13.Read (A,B,C) Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Figure 14.Read Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Figure 15.Sequential Row Read Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Figure 16.Sequential Row Read Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Page Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Figure 17.Page Program Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Copy Back Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Table 10. Copy Back Program Addresses. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Figure 18.Copy Back Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Block Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Figure 19.Block Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Read Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Write Protection Bit (SR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

P/E/R Controller Bit (SR6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Error Bit (SR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

SR5, SR4, SR3, SR2 and SR1 are Reserved . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Table 11. Status Register Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Read Electronic Signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Table 12. Electronic Signature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Automatic Page 0 Read at Power-Up. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Automatic Page 0 Read Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Chip Enable Don’t Care Enabled. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Chip Enable Don’t Care Disabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Figure 20.Chip Enable Don’t Care Enabled and Automatic Page 0 Read at Power-Up . . . . . . . . . 28

Figure 21.Automatic Page 0 Read at Power-Up (Chip Enable Don’t Care Disabled) . . . . . . . . . . . 29

SOFTWARE ALGORITHMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Bad Block Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Block Replacement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Table 13. Block Failure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Figure 22.Bad Block Management Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

4/56

NAND128-A, NAND256-A, NAND512-A, NAND01G-A

Figure 23.Garbage Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Garbage Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Wear-leveling Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Error Correction Code. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Figure 24.Error Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Hardware Simulation Models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Behavioral simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

IBIS simulations models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

PROGRAM AND ERASE TIMES AND ENDURANCE CYCLES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Table 14. Program, Erase Times and Program Erase Endurance Cycles . . . . . . . . . . . . . . . . . . . 32

MAXIMUM RATING. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Table 15. Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

DC and AC PARAMETERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Table 16. Operating and AC Measurement Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Table 17. Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Table 18. DC Characteristics, 1.8V Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Table 19. DC Characteristics, 3V Devices. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Table 20. AC Characteristics for Command, Address, Data Input . . . . . . . . . . . . . . . . . . . . . . . . . 36

Table 21. AC Characteristics for Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Figure 25.Command Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Figure 26.Address Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Figure 27.Data Input Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Figure 28.Sequential Data Output after Read AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Figure 29.Read Status Register AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Figure 30.Read Electronic Signature AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Figure 31.Page Read A/ Read B Operation AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

Figure 32.Read C Operation, One Page AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Figure 33.Page Program AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

Figure 34.Block Erase AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Figure 35.Reset AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Ready/Busy Signal Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Figure 36.Ready/Busy AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Figure 37.Ready/Busy Load Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Figure 38.Resistor Value Versus Waveform Timings For Ready/Busy Signal . . . . . . . . . . . . . . . . 45

PACKAGE MECHANICAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Figure 39.TSOP48 - 48 lead Plastic Thin Small Outline, 12 x 20mm, Package Outline . . . . . . . . . 46

Table 22. TSOP48 - 48 lead Plastic Thin Small Outline, 12 x 20mm, Package Mechanical Data . 46

Figure 40.WSOP48 – 48 lead Plastic Very Very Thin Small Outline, 12 x 17mm, Package Outline47

Table 23. WSOP48 lead Plastic Very Very Thin Small Outline, 12 x 17mm, Mechanical Data. . . . 47

Figure 41.VFBGA55 8 x 10mm - 6x8 active ball array, 0.80mm pitch, Package Outline . . . . . . . . 48

Table 24. VFBGA55 8 x 10mm - 6x8 active ball array, 0.80mm pitch, Package Mechanical Data . 48

Figure 42.TFBGA55 8 x 10mm - 6x8 active ball array - 0.80mm pitch, Package Outline . . . . . . . . 49

5/56

推荐资源

心电图遥测电路图

定频断续模式功率因数校正电路

长凤KAB-11,KAD-12,KAD-18壁式通风器电路图

太阳能热水器自动上水电路

桥式检拾型喇叭保护电路(一)

静态开关基本原理图

开关电源中的磁性元件.pdf: 正在看，在学的...; asdfg1023 电源技术

5V的世界里、MSP430如何生存？？？: 如何解决430的5V兼容性问题？有没有成熟的方案?:titter:...; myzone 微控制器 MCU

稳压管漏电流问题: 大神们，有些基础概念不清楚，麻烦指导下，谢谢！1）稳压管的反向漏电流是相当于普通二极管的正向导通电流么？ 2）将VD3放在VD1的位置，去掉VD1这样设计电路可以么？ ...; Gjinbiao 模拟电子

视频网络转换模块的选择: 大家好：现在需要找一种模块，能实现红外摄像机、CCD摄像机输出的模拟视频信号转化为网络信号，连接到交换机上。请问：市面上有没有视频网络转换模块？或者有哪些模块组合可以实现上述功 ......; hebeiwuyou 工业自动化与控制

想知道买个iPhone 6s你要工作多少天吗？天了噜，北京需要27天！: 9月17日一早，我刚睁开眼就赶紧把手机升级到iOS 9，我决定不买iPhone 6s，太贵了。你造吗？北京人民平均要工作27天（每天工作8小时）才能买一部16GB版iPhone 6s，生活在帝都也是心塞得不要不要 ......; maylove 聊聊、笑笑、闹闹

编程序时怎样估算占用flash的大小: 用430fg437开发，片内 flash大小为32K，编程序时怎样估算占用flash的大小？...; 尘海月微控制器 MCU

英特尔为iPhone供应芯片重返手机市场

　　据台湾《经济日报》报道，苹果iPhone 3G下一代产品将采用英特尔Atom处理器，预计于2009、2010年上市。　　3G版iPhone将于7月11日在22个国家和地区同步上市，由于其极具竞争力的价格，甚至在某些国家是零元手机，因此受到了消费者的广泛关注，同时也使诺基亚、三星等手机大厂倍感压力。　　据悉，3G iPhone目前采用的是三星处理器核心，但因英特尔Atom处理器具有省电...[详细]
用于核磁共振成像系统的振荡器分析

　　核磁共振成像系统(MRI)可以拍摄高分辨率的人体剖面透视图，为医疗症断提供非常有用的信息。射频探针是MRI系统的重要部件，该探针发射出均匀的射频磁场，并接收人体反射回来的磁共振信号，还原出高质量的图像。本文将描述一种核磁共振成像系统探头的电磁分析。　　现在已有很多MRI系统的射频探头，为了提高填充系数，进而提高信噪比，人们越来越关注非柱状线圈的研究。椭园线圈就非常适合门诊应用(如手腕或腹...[详细]
如何应用计算机信息技术防范输液及用药差错

　　1 概述　　药品犹如“双刃剑”，可以治疗疾病，也可引起严重不良后果，药物的这种双重性取决于用药是否合理。不合理用药的危害十分严重，合理用药的必要性不容质疑，问题在于应采用什么手段才能防范不合理用药。　　防范不合理用药的手段主要有：实行临床药师审查制度；医师、护士、药剂人员资格审批制度；采用“合理用药”审查软件，进行合理用药审查。　　美国在实行临床药师审查制度基础上，于1992年制...[详细]
AMD谈笔记本架构芯片市场大战在即

　　芯片市场的发展现状，可大致概括为Intel、AMD、SIS、VIA等芯片组研发厂商之间的缤纷争斗过程。08年初，英特尔携45nm制程处理器之强悍性能及SantaRosa移动平台余威意欲一统江湖，而此刻，一场攸关芯片市场命运新走势的战争正在徐徐拉开大幕。在这场新的争夺中，高清应用成为主流芯片厂商争夺的新战场。面对英特尔即将推出的新一代移动芯片组“Montevina”，也就是国内俗称的“迅驰2”...[详细]
合众达电子与中国科大再建Xilinx联合实验室

　　7月9日上午，中国科技大学与美国赛灵思(XILINX)联合建设的“中国科技大学—XILINX公司联合实验室”揭牌仪式在中国科技大学信息科学技术学院电子科学与技术系隆重举行。　　联合实验室采用了Xilinx公司SPARTAN-3E系列为主的FPGA教学实验开发系统，另外配备多套开发软件，主要承担了中国科技大学“PLD与数字系统设计”研究生课程和电子科学与技术系“电子系统设计”课程的教学任务...[详细]
GE和Centrak发布病床级实时定位系统

　　GE医疗技术公司与宾州Newton 的CenTrak公司合作，宣布开发成功新的RFID技术可以把房间或者场地进行分割，建立所谓RFID "虚拟墙"。　　新开发的技术是为了适合医院跟踪移动医疗器械的需要，医院希望有RFID标签医疗器械的定位准确度能够达到房间的每一个部分。这种亚房间级的识别能力对医院的某些区域十分重要，因为它可以大大提高RFID的房间级定位准确性。　　这种新技术称作 A...[详细]
基于MC68HC908JB8的USB指纹采集仪

　　随着计算机技术的进步，图像处理与模式识别方法的发展，指纹处理技术日臻成熟，在众多领域得到了广泛的应用。而指纹采集是指纹处理的第一步，本文介绍了一种基于MC68HC908JB8的便携式USB指纹采集方案，该方案能方便灵活的采集高质量的指纹图像，文中具体讨论了系统硬件以及相关驱动和应用程序的设计。　　指纹是指人类手指上出现的条状纹路，他们的形成依赖于胚胎发育时的环境和遗传。世界上几乎没有两个...[详细]
蓝牙系统挽救了中风患者

　　中风发生时，一切都是以秒来计算的。延误治疗可能导致大脑重大损伤。伦敦大学医学院的一位博士Alistair McEwan已经获得行为医学研究所(Action Medical Research)的同意，为急救人员开发一种无线诊断系统来减少时间延误。感谢抗血栓药物，一些病人在病情发作的三个小时之内可以完全恢复。但出血也会导致中风。医生在治疗之前需要确定发病原因，因为不适当的服用抗血栓药物会加重损害。...[详细]
BP01型压力传感器在便携血压计中应用

　　1概述 BP01型压力传感器是为监测血压而专门设计的，主要用于便携式电子血压计。它采用精密厚膜陶瓷芯片和尼龙塑料封装，具有高线性、低噪声和外界应力小的特点；采用内部标定和温度补偿方式，从而提高了测量的精度、稳定性以及可重复性，在全量程范围内，精度为±1％，零点失调不大于±300μV。 2 BP01的主要性能参数 BP01的内部等效电路和外形封装如图1所示；表1所列为BP...[详细]
Intersil新的降压型稳压器ISL801×

2008 年 07 月 11 日， Intersil 公司宣布推出 ISL8012 、 ISL8013 和 ISL8014 三款单片同步降压型 DC/DC 稳压器。该系列器件可以为消费、计算机、工业及仪器等各种应用提供紧凑而有效的电源解决方案。 ISL8012/13/14 可执行高效率的 DC/DC 控制和转...[详细]
必须严格对医生自带植入性医疗器械监管

　　植入性医疗器械属高风险产品，如果产品质量不合格或者使用不当，很容易引发不良事件，甚至危及患者生命健康。近期，笔者就植入性医疗器械管理课题深入辖区医疗机构调查，发现外请医生自带植入性医疗器械安全隐患很大，亟待加强规范化管理。　　调查发现，目前大多医疗机构对外请医师自带的植入性医疗器械疏于管理，主要体现在以下三个方面：　　一、审核不严格。目前医疗机构外请的医...[详细]
Jack Guedj就任Tensilica总裁及CEO

　　Tensilica公司今日全球发布，任命Jack Guedj博士为公司全球总裁及CEO，Tensilica卓越领导团队的扩充将为公司在新一轮增长期中更快发展奠定基础。Jack Guedj拥有丰富管理经验，曾率领多家初创公司快速发展，并担任通信和多媒体领域的知名半导体公司高级管理领导层。Guedj将继任公司创立者Chris Rowen博士的职位，继续推动Tensilica与战略客户在先进处理器...[详细]
NEC计划两年内抢下一半蓝光芯片市场

　　日本NEC电子公司本周二表示，通过向那些有意大幅降低产品价格的DVD播放机生产商客户供货，预期未来两年内其蓝光(Blu-ray)产品销售额能翻一番。　　NEC电子主要与松下电器、博通、Sigma Designs等企业争夺蓝光芯片市场，他们的最新目标是到将自己在全球蓝光芯片市场份额从到2009年3月底的预计40%提高到2011年3月时的50%。　　NEC公司高层表示，通过推广全球首枚整...[详细]
TD-SCDMA射频测试总结（二）

　　本期总结将介绍TD终端产品发射机特性测试——上行功率控制。根据3GPP TS34.122标准规定，UE上行功率控制分为上行开环功率控制和上行闭环功率控制。现具体谈谈相关内容。　　一、功率控制的主要目的：　　1.保证链路质量Qos要求　　2.提高系统容量　　3.延长手机待机时间　　功率控制分为开环功率控制、内环功率控制和外环功率控制。由于下行不存在远近效应的问题，因此TD系统以上...[详细]
重重危机下中国电子制造业抱团前行

　　随着中国电子制造业的发展和全球电子制造向中国的转移，中国的电子制造公司如雨后春笋。在中国的长三角、珠三角以及环渤海地区，形成了相对完整的电子产业群落。于此同时，作为电子制造业中重要的一环，SMT/EMS产业也主要集中在以上地区。这些地区的SMT/EMS总量占全国80%以上。按地区分，以珠三角及周边地区最强，长三角地区次之，环渤海地区第三。环渤海地区SMT/EMS总量虽与珠三角和长三角相比有较...[详细]

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多