Datasheet> 器件分类 > 存储> NAND128R3A0CZB1F

文档预览

NAND128R3A0CZB1F: 产品描述32M X 16 FLASH 3V PROM, 35 ns, PDSO48; 产品类别存储; 文件大小398KB，共56页; 制造商ST(意法半导体); 官网地址http://www.st.com/

下载文档详细参数全文预览

NAND128R3A0CZB1F概述

32M X 16 FLASH 3V PROM, 35 ns, PDSO48

32M × 16 FLASH 3V 可编程只读存储器, 35 ns, PDSO48

NAND128R3A0CZB1F规格参数

参数名称	属性值
功能数量	1
端子数量	48
最大工作温度	70 Cel
最小工作温度	0.0 Cel
最大供电/工作电压	3.6 V
最小供电/工作电压	2.7 V
额定供电电压	3 V
最大存取时间	35 ns
加工封装描述	12 X 17 MM, 0.65 MM HEIGHT, ROHS COMPLIANT, PLASTIC, USOP-48
无铅	Yes
欧盟RoHS规范	Yes
状态	TRANSFERRED
包装形状	RECTANGULAR
包装尺寸	SMALL OUTLINE, VERY THIN PROFILE, SHRINK PITCH
表面贴装	Yes
端子形式	GULL WING
端子间距	0.5000 mm
端子涂层	NOT SPECIFIED
端子位置	DUAL
包装材料	PLASTIC/EPOXY
温度等级	COMMERCIAL
内存宽度	16
组织	32M X 16
存储密度	5.37E8 deg
操作模式	ASYNCHRONOUS
位数	3.36E7 words
位数	32M
内存IC类型	FLASH 3V PROM
串行并行	PARALLEL

文档预览

下载PDF文档

全文
预览

NAND128-A, NAND256-A

NAND512-A, NAND01G-A

128 Mbit, 256 Mbit, 512 Mbit, 1 Gbit (x8/x16)

528 Byte/264 Word Page, 1.8V/3V, NAND Flash Memories

PRELIMINARY DATA

FEATURES SUMMARY

■

HIGH DENSITY NAND FLASH MEMORIES

– Up to 1 Gbit memory array

– Up to 32 Mbit spare area

– Cost effective solutions for mass storage

applications

NAND INTERFACE

– x8 or x16 bus width

– Multiplexed Address/ Data

– Pinout compatibility for all densities

SUPPLY VOLTAGE

– 1.8V device: V

= 1.7 to 1.95V

– 3.0V device: V

= 2.7 to 3.6V

PAGE SIZE

– x8 device: (512 + 16 spare) Bytes

– x16 device: (256 + 8 spare) Words

BLOCK SIZE

– x8 device: (16K + 512 spare) Bytes

– x16 device: (8K + 256 spare) Words

PAGE READ / PROGRAM

– Random access: 12µs (max)

– Sequential access: 50ns (min)

– Page program time: 200µs (typ)

COPY BACK PROGRAM MODE

– Fast page copy without external buffering

FAST BLOCK ERASE

– Block erase time: 2ms (Typ)

STATUS REGISTER

ELECTRONIC SIGNATURE

CHIP ENABLE ‘DON’T CARE’ OPTION

– Simple interface with microcontroller

AUTOMATIC PAGE 0 READ AT POWER-UP

OPTION

– Boot from NAND support

– Automatic Memory Download

SERIAL NUMBER OPTION

Figure 1. Packages

TSOP48 12 x 20mm

WSOP48 12 x 17 x 0.65mm

FBGA

VFBGA55 8 x 10 x 1mm

TFBGA55 8 x 10 x 1.2mm

VFBGA63 8.5 x 15 x 1mm

TFBGA63 8.5 x 15 x 1.2mm

■

HARDWARE DATA PROTECTION

– Program/Erase locked during Power

transitions

DATA INTEGRITY

– 100,000 Program/Erase cycles

– 10 years Data Retention

DEVELOPMENT TOOLS

– Error Correction Code software and

hardware models

– Bad Blocks Management and Wear

Leveling algorithms

– PC Demo board with simulation software

– File System OS Native reference software

– Hardware simulation models

July 2004

1/56

This is preliminary information on a new product now in development or undergoing evaluation. Details are subject to change without notice.

NAND128-A, NAND256-A, NAND512-A, NAND01G-A

TABLE OF CONTENTS

FEATURES SUMMARY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Figure 1. Packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

Table 1. Product List . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

SUMMARY DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Table 2.

Figure 2.

Table 3.

Figure 3.

Figure 4.

Figure 5.

Figure 6.

Figure 7.

Figure 8.

Figure 9.

Product Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Logic Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Signal Names . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Logic Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

TSOP48 and WSOP48 Connections, x8 devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

TSOP48 and WSOP48 Connections, x16 devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

FBGA55 Connections, x8 devices (Top view through package) . . . . . . . . . . . . . . . . . . . 11

FBGA55 Connections, x16 devices (Top view through package) . . . . . . . . . . . . . . . . . . 12

FBGA63 Connections, x8 devices (Top view through package) . . . . . . . . . . . . . . . . . . . 13

FBGA63 Connections, x16 devices (Top view through package) . . . . . . . . . . . . . . . . . . 14

MEMORY ARRAY ORGANIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Bad Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Table 4. Valid Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Figure 10.Memory Array Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

SIGNAL DESCRIPTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Inputs/Outputs (I/O0-I/O7). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Inputs/Outputs (I/O8-I/O15). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Address Latch Enable (AL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Command Latch Enable (CL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Chip Enable (E). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Read Enable (R). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Write Enable (W). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Write Protect (WP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Ready/Busy (RB). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

Ground . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

BUS OPERATIONS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Command Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Address Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Data Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Write Protect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Standby . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Table 5. Bus Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Table 6. Address Insertion, x8 Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

3/56

NAND128-A, NAND256-A, NAND512-A, NAND01G-A

Table 7. Address Insertion, x16 Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Table 8. Address Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

COMMAND SET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Table 9. Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

DEVICE OPERATIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Pointer Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Figure 11.Pointer Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Figure 12.Pointer Operations for Programming. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Read Memory Array. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Random Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Page Read. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Sequential Row Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Figure 13.Read (A,B,C) Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Figure 14.Read Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Figure 15.Sequential Row Read Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Figure 16.Sequential Row Read Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Page Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Figure 17.Page Program Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Copy Back Program . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Table 10. Copy Back Program Addresses. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Figure 18.Copy Back Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

Block Erase . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Figure 19.Block Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Read Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Write Protection Bit (SR7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

P/E/R Controller Bit (SR6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Error Bit (SR0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

SR5, SR4, SR3, SR2 and SR1 are Reserved . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

Table 11. Status Register Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Read Electronic Signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Table 12. Electronic Signature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Automatic Page 0 Read at Power-Up. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Automatic Page 0 Read Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Chip Enable Don’t Care Enabled. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Chip Enable Don’t Care Disabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

Figure 20.Chip Enable Don’t Care Enabled and Automatic Page 0 Read at Power-Up . . . . . . . . . 28

Figure 21.Automatic Page 0 Read at Power-Up (Chip Enable Don’t Care Disabled) . . . . . . . . . . . 29

SOFTWARE ALGORITHMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Bad Block Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Block Replacement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Table 13. Block Failure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

Figure 22.Bad Block Management Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

4/56

NAND128-A, NAND256-A, NAND512-A, NAND01G-A

Figure 23.Garbage Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Garbage Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Wear-leveling Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

Error Correction Code. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Figure 24.Error Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Hardware Simulation Models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

Behavioral simulation models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

IBIS simulations models . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

PROGRAM AND ERASE TIMES AND ENDURANCE CYCLES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Table 14. Program, Erase Times and Program Erase Endurance Cycles . . . . . . . . . . . . . . . . . . . 32

MAXIMUM RATING. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

Table 15. Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

DC and AC PARAMETERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Table 16. Operating and AC Measurement Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Table 17. Capacitance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Table 18. DC Characteristics, 1.8V Devices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Table 19. DC Characteristics, 3V Devices. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

Table 20. AC Characteristics for Command, Address, Data Input . . . . . . . . . . . . . . . . . . . . . . . . . 36

Table 21. AC Characteristics for Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

Figure 25.Command Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Figure 26.Address Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Figure 27.Data Input Latch AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Figure 28.Sequential Data Output after Read AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

Figure 29.Read Status Register AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Figure 30.Read Electronic Signature AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

Figure 31.Page Read A/ Read B Operation AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

Figure 32.Read C Operation, One Page AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

Figure 33.Page Program AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

Figure 34.Block Erase AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Figure 35.Reset AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

Ready/Busy Signal Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Figure 36.Ready/Busy AC Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Figure 37.Ready/Busy Load Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

Figure 38.Resistor Value Versus Waveform Timings For Ready/Busy Signal . . . . . . . . . . . . . . . . 45

PACKAGE MECHANICAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

Figure 39.TSOP48 - 48 lead Plastic Thin Small Outline, 12 x 20mm, Package Outline . . . . . . . . . 46

Table 22. TSOP48 - 48 lead Plastic Thin Small Outline, 12 x 20mm, Package Mechanical Data . 46

Figure 40.WSOP48 – 48 lead Plastic Very Very Thin Small Outline, 12 x 17mm, Package Outline47

Table 23. WSOP48 lead Plastic Very Very Thin Small Outline, 12 x 17mm, Mechanical Data. . . . 47

Figure 41.VFBGA55 8 x 10mm - 6x8 active ball array, 0.80mm pitch, Package Outline . . . . . . . . 48

Table 24. VFBGA55 8 x 10mm - 6x8 active ball array, 0.80mm pitch, Package Mechanical Data . 48

Figure 42.TFBGA55 8 x 10mm - 6x8 active ball array - 0.80mm pitch, Package Outline . . . . . . . . 49

5/56

推荐资源

由单稳态触发器构成的脉冲式监控信号产生电路

M501245A (电视机)红外线遥控接收微处理器

各位高手中兴捧月杯竞赛的历年参考程序从哪里下: 本帖最后由 paulhyde 于 2014-9-15 04:24 编辑各位前辈，小弟想参加中兴捧月的竞赛，网上只有历年的参考题目，但是没有参考的程序，不知道各位有没有什么高见，我想参考一下程序~~麻烦各位了~ ......; leizikobe 电子竞赛

线形光耦原理与电路设计: 本帖最后由 paulhyde 于 2014-9-15 03:43 编辑 ...; zhandetian 电子竞赛

好书！《代码大全》: 代码大全好书，大家都知道！《代码大全》这本书的原名叫《Code Complete》，code complete是“编码完成”的意思，是一个软件项目开发过程中的重要里程碑。这本书讲的正是为了到达“编码 ......; tiankai001 下载中心专版

英雄出少年 facebook CEO仅30岁坐拥315亿美元净资产: 扎克伯克正式成为全球第三个以10亿美元为单位净资产超出自己年龄的富豪。 http://img1.gtimg.com/tech/pics/hv1/54/107/1662/108098889.jpg BI中文站 7月25日报道本周早些时候，Facebook发 ......; Benjoy 工作这点儿事

再说MSP430单片机的时钟系统: MSP430根据型号的不同最多可以选择使用3个振荡器。我们可以根据需要选择合适的振荡频率,并可以在不需要时随时关闭振荡器,以节省功耗。这3个振荡器分别为：（1）DCO 数控RC振荡器。它在芯片内 ......; Jacktang 微控制器 MCU

【有奖竞猜】什么元件: 别猜二极管, 第一猜中者奖芯币50枚 35317...; 小娜电源技术

未来几年忆阻器发展将迎来黄金时期

　　电子电路理论中的第四种无源元件——忆阻器（Memristor），通过控制衬底（基片）材料有望在2009年制作出一种新的存储器，从而向制造原型迈进一大步。　　4月，HP Labs研究者声称他们已经制造出忆阻器，加州大学伯克利分校的蔡少棠教授在1971年的一篇论文中，假定其为第四种无源元件，其他三种则是电阻器、电容器和电感器。　　如今，HP Labs已经证实了怎样控制忆阻器材料，它会随着流...[详细]
面向21世纪的医疗卫生革新

　　全球医疗行业的三大威胁　　从全球范围来看，医疗行业面临着三大威胁。首先看安全问题。在美国每年因为医疗事故死亡的数字相当惊人，由于不完善的医疗服务所造成的死亡数字也是触目惊心。因医疗事故引起的病人死亡人数达到15万到20万，因不能得到足够好和足够多的医疗服务而导致死亡的人数达6万。其次，医疗成本问题。近几年世界范围内的医疗成本在急剧上升，无论是从美国，还是从美国以外的其他国家来看，医疗成本...[详细]
台湾媒体称马英九暗示开放12吋晶圆厂“登陆”

　　马英九10日抛出扩大开放晶圆厂登陆想法。他表示，美国半导体大厂英特尔公司，去年宣布成立大陆12吋晶圆90纳米制程的生产工厂，如果美国可以容许英特尔到大陆去，“我相信我们进一步开放应该是合理、也是必要的政策”。　　据台湾《联合报》报道，马英九昨天在接见美商应用材料公司全球总裁史宾林特，马英九说，台湾半导体晶圆代工产业是世界龙头，IC设计所占比例名列前茅，封装测试也是全球第一，因此应用材料公...[详细]
基于RF收发器的植入式医疗设备通信

　　Zarlink Semiconductor公司针对起搏器、神经刺激器、药泵以及其他此类植入式应用医疗设备的一款超低功率RF收发器芯片，其数据传输率高、功耗低，具有独特的唤醒电路。本文讨论了如何采用这款RF收发器实现体内通信系统的设计。　　集成电路(IC)和医疗设备的开发在过去30年同时得到了发展。电路技术的发展促使了日益复杂、高度集成和小型化医疗器械的发展。同时，保健成本的不断...[详细]
Altium的产品设计增添全新设计数据发布功能

2008 年 7 月 15 日， Altium 宣布其一体化电子产品设计解决方案增添全新的项目管理与设计数据发布功能，从而使电子产品设计人员能够轻松管理当今复杂且多样化的设计项目。 Altium 的 Altium Designer 一体化解决方案基于单个数据模型之上，允许设计人员同步所有电子产品设计阶段的数据，并可在设计的所有层面（从原理图捕获...[详细]
飞兆的电平转换器简化SD卡应用设计

飞兆半导体公司 (Fairchild Semiconductor) 推出专为安全数字 (SD) 应用的设计人员而设能够简化其设计的低电压、双电源 SD 接口电平转换 FXL2SD106 ，具备内置的自动方向控制功能，可让器件感测和控制数据流动的方向，而无需方向控制接脚。这种自动方向控制功能降低了设计的复杂性，无需对控制方向的通用 I/O 接口 (GPIO) 进行编程...[详细]
Intel：嵌入式联网设备市场是下一个“金矿”

　　随着嵌入式技术和通信技术的发展，二者之间已呈现出更多的融合趋势：一方面嵌入式设备被更多地连接到互联网上，成为互联网接入终端；另一方面这些设备之间也越来越多地实现了互联互通。自今年英特尔推出面向嵌入式领域的凌动处理器以来，英特尔的嵌入式市场战略逐渐清晰，而其与终端设备芯片厂商ARM之间的竞争也成为业界关注的焦点。英特尔DougDavis 　　英特尔在北京举行嵌入式战略沟通会，英特尔...[详细]
SoC时代:“胜者为王”的生死相搏

　　“如果没什么危害的话，就是你们不够努力，” 管理人员尽其所能压榨一切价值，而SoC开发团队自然也不能幸免。　　Cadence设计系统公司产品市场副总裁Steve Carlson与很多设计团队交谈后，向电子工程世界记者坦陈，设计工程师们无疑都面临着各种压力：其中包括经济环境困难、最终目标市场存在强大竞争以及有很多相似SoC产品的推出等。 Cadence设计系统公司产品市场副总裁Ste...[详细]
英特尔——王者归来挑战ARM

在英特尔IDF上，最引人注目的莫过于英特尔发布的Atom(凌动)品牌下的针对超低价便携PC和MID(互联网接入设备)的 Diamondville和Silverthorne处理器。其中的Silverthorne处理器由于针对MID市场，更是引起多方面关注。从MID主要针对互联网应用的特点和外形看，其剑锋无疑指向了目前也正在向互联网应用靠近的智能手机市场。按照业内人士的分析，MID和智能手机...[详细]
安捷伦推出WireScope Pro测试仪的测试选件

安捷伦科技公司宣布，推出一款针对 WireScope Pro 电缆认证测试仪的先进网络测试选件。该选件支持两种新型软件许可证，这两种许可证使网络管理员和网络解决方案集成商能够验证和预先验证 IP 业务的语音质量，并对以太网连接进行强化测试 ―― 这些都将通过 WireScope Pro 来完成。当前拥有 WireScope Pro 、安捷伦 3 类、 6A 类 /C...[详细]
揭秘奥运安防武器之首：全球眼

　　奥运会日益临近，安保工作已经全面展开，各大奥运场馆以及出入境机场港口的高科技监控设备均已投入使用。其中，位列这些“秘密武器”之首的就是一种叫做“全球眼”的视频监控系统。“全球眼”这个名字不仅形象的传达了北京奥运会汇聚全球的眼光这一寓意，还贴切的表明了它强大的监控功能。　　这套“全球眼”的基本原理就是依靠设置在各地的隐秘网络摄像机，直接将视频图像信号转换为数字网络信号，并通过网络接口传递到...[详细]
中国卫通为奥运客车提供GPS定位监控服务

近日，2008北京国际新闻中心举行奥运通信服务与保障新闻发布会，工业和信息化部副部长奚国华介绍有关情况。据悉，为迎接奥运会，相关基础和增值电信企业按照工业和信息化部的统一部署和要求，投入了大量人力、物力，制订服务工作计划，扎实细致地开展业务提供的相关准备工作。尤其是作为北京2008奥运会合作伙伴的中国网通和中国移动，都把奥运战略作为企业重要的发展战略，根据奥运会的通信需求和特点，...[详细]
LSI Tarari内容处理技术支持 Intel平台

2008 年 7 月 28 日， LSI 公司宣布将在英特尔开发者论坛 (IDF) 上借助采用 Intel® QuickAssist 技术的最新 Intel® EP80579 集成处理器平台展示其 Tarari® 内容处理技术。本年度 IDF 大会将于 8 月 1 9 日至 21 日在加利福尼亚州旧金山 Moscone 中心举办。 ...[详细]
用加速度传感器来进行手势识别器的设计

　　引言　　手机、MP3播放器、硬盘播放器、数码相机、PDA等设备都是通过导航键对其进行控制的。目前比较流行的导航键控制方式有四维键、摇杆，这是最常见的两种导航键，此外还有一些手机上有很新颖的导航键设计，例如：LG-KG70的滚轴键、LG-KE608的转盘设计、索爱W830的触摸式、多普达D802的飞梭滚轮等等。这里，我们用加速度传感器设计一种看不见的导航键来代替四维键的功能，这种方案更能...[详细]
台海加强合作大陆晶圆代工厂步入快速发展

　　随着两岸政治气氛趋缓和，促使两岸IC业者往来更频繁，近期中国内地晶圆代工厂便积极接触台系无晶圆IC设计业者，吸引台厂来中国内地晶圆厂投片，希望通过政治顺风车争取到更多订单，包括中芯、宏力纷扩大在台接单版图，强化业务团队，并成功提升台IC设计业者下单意愿，像是宏力半导体执行长舒马克亲自登台造访客户，中芯亦表示，两岸气氛友好后，台IC设计业者为争取中国内地在地商机，前往中国内地晶圆厂投片意愿提升...[详细]

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多