电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

NAND512R4A0AZB6F

产品描述32M X 16 FLASH 3V PROM, 35 ns, PDSO48
产品类别存储    存储   
文件大小398KB,共56页
制造商ST(意法半导体)
官网地址http://www.st.com/
标准
下载文档 详细参数 全文预览

NAND512R4A0AZB6F概述

32M X 16 FLASH 3V PROM, 35 ns, PDSO48

32M × 16 FLASH 3V 可编程只读存储器, 35 ns, PDSO48

NAND512R4A0AZB6F规格参数

参数名称属性值
是否Rohs认证符合
零件包装代码BGA
包装说明8 X 10 MM, 1.20 MM HEIGHT, 0.80 MM PITCH, ROHS COMPLIANT, TFBGA-55
针数55
Reach Compliance Codecompli
ECCN代码3A991.B.1.A
最长访问时间35 ns
命令用户界面YES
数据轮询NO
JESD-30 代码R-PBGA-B55
长度10 mm
内存密度536870912 bi
内存集成电路类型FLASH
内存宽度16
功能数量1
部门数/规模4K
端子数量55
字数33554432 words
字数代码32000000
工作模式ASYNCHRONOUS
最高工作温度85 °C
最低工作温度-40 °C
组织32MX16
封装主体材料PLASTIC/EPOXY
封装代码TFBGA
封装等效代码BGA55,8X12,32
封装形状RECTANGULAR
封装形式GRID ARRAY, THIN PROFILE, FINE PITCH
页面大小256 words
并行/串行PARALLEL
峰值回流温度(摄氏度)260
电源1.8 V
编程电压1.8 V
认证状态Not Qualified
就绪/忙碌YES
座面最大高度1.2 mm
部门规模8K
最大待机电流0.0001 A
最大压摆率0.015 mA
最大供电电压 (Vsup)1.95 V
最小供电电压 (Vsup)1.7 V
标称供电电压 (Vsup)1.8 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子形式BALL
端子节距0.8 mm
端子位置BOTTOM
处于峰值回流温度下的最长时间NOT SPECIFIED
切换位NO
类型NAND TYPE
宽度8 mm
Base Number Matches1
Altium DESIGNER 10从入门到精通(一本电子版的教程)
[i=s] 本帖最后由 cute1996 于 2017-7-4 15:29 编辑 [/i]...
cute1996 电子竞赛
派睿电子在华支付宝用户量实现翻倍增长
[i=s] 本帖最后由 jameswangsynnex 于 2015-3-3 19:59 编辑 [/i]派睿电子公司(隶属于Premier Farnell集团)日前宣布采用其支付宝服务的用户群数量在华实现翻倍增长,并且该趋势正在持续加强。自其推出支付平台至今的一年中,不断赢得广大电子设计工程师的一致好评。尽管此前中国B2B电子商务还处于起步阶段,但是最近中国B2B业务的快速发展以及其对电子设计工程...
探路者 移动便携
AD7705的接线问题 付一常用画图小软件下载
各位大侠,我有一传感器的输出压差为 - 2.6mV ---- + 5.3mV,现在要使用AD7705做转换,要怎样设置这个输入信号,是直接把传感器输出两端接 AIN(-)和AIN(+)吗,然后参考REF+ 和REF-怎么接,技术手册看了有些疑惑,上面说这个器件不能转换负的输入,那么这个-2.6mV输入不就把器件损坏了,但上面又说,若AIN 1(-)=2.5V,单极性输入,增益为2,REF= +2....
JuneMK 单片机
Altium Designer 6.9画原理图 问题 大家帮忙看看。
我用 Altium Designer 6.9画了一个关于51单片机最后规则检查时出现Signal PinSignalJ8_2[0] has no driver 错误而且出现的很多错误都是这种类型的!不知道怎么修改,请大家帮忙看看。...
ydz787 PCB设计
单片机GPRS/GSM开发
单片机GPRS/GSM开发套件主要用于客户开发基于8位用单片机和西门子MC39IGPRS模块的GPRS无线数据通讯终端,为那些没有GPRS开发经验的用户展示基于单片机的GPRS开发过程,开发人员只需将程序下载到单片机内即可实现GPRS拨号和数据传输。提供**源代码联系方式:QQ:84239629淘宝网店:http://item.taobao.com/auction/item_detail-0db2...
treetree600 嵌入式系统
FPGA时序分析之Gated Clock 1
FPGA设计一条原则是尽量使用同步逻辑,即尽量整个设计中使用一个clock,而且该clock尽量走全局时钟线,也就是不要在clock path上加上逻辑,不要用“受控时钟”。但是在有些情况下,“受控时钟”难以避免,例如在用FPGA进行验证ASIC设计时,因为ASIC为了low power的要求,通常会使用逻辑控制时钟的开关。如果对“受控时钟”不加以任何变换,其负面作用通常是通常会有hold tim...
eeleader-mcu FPGA/CPLD

技术资料推荐更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 265  1049  1163  1341  1478 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved