电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

NJU7241F29

产品描述High-Precision LDO 60mA C-MOS Voltage Regulator with Standby
文件大小109KB,共9页
制造商ETC
下载文档 全文预览

NJU7241F29概述

High-Precision LDO 60mA C-MOS Voltage Regulator with Standby

文档预览

下载PDF文档
J
NJU7241 Series
High-Precision LDO 60mA C-MOS Voltage Regulator with Standby
s
GENERAL DESCRIPTION
s
PACKAGE OUTLINE
The NJU7241 series are high precision ±2%, 60mA
output, C-MOS voltage regulators with standby function,
which contains internal accurate voltage reference, error
amplifier, control transistor, output voltage setting resistor,
short current protection circuit and standby circuit.
The fixed regulation voltages of internal circuits are as
NJU7241F
following line-up.
The NJU7241 series packed MTP5 and suitable for
battery-operated items, battery back-up systems, and es-
pecially control block of cellular phone system because of
low operating current and low dropout voltage.
s
FEATURES
±2%
High Precision Output Voltage
20µA typ.
Low Operating Current
0.1µA typ.
Low Standby Current
0.2V typ. V
OUT
=3V
Low Dropout Voltage
55dB typ. @1kHz
Ripple Rejection
Standby Function
Small Temperature Coefficient of Output Voltage
Wide Operating Voltage Range
MTP-5
Package Outline
C-MOS Technology
s
OUTPUT VOLTAGE LINE-UP
Output Voltage
Type
Output Voltage
1.8V
NJU7241F18
3.4V
2.4V
NJU7241F24
3.5V
2.5V
NJU7241F25
3.6V
2.55V
NJU7241F255
4.0V
2.8V
NJU7241F28
4.5V
2.85V
NJU7241F285
5.0V
2.9V
NJU7241F29
5.9V
3.0V
NJU7241F30
6.0V
3.3V
NJU7250F33
-
Planning Voltage: 2.4V, 3.5V, 3.6V, 4.0V and 6.0V
s
TERMINAL DESCRIPTION
No.
Symbol
Function
1
GND
GND
2
V
IN
Input
3
V
OUT
Output
4
NC
None Connection
Standby: Internal Pull-down
5
STB
H: Regulation
L: Standby, Output off
Type
NJU7250F34
NJU7241F35
NJU7241F36
NJU7241F40
NJU7241F45
NJU7241F50
NJU7241F59
NJU7241F60
-
s
PIN CONFIGURATION
1
2
3
4
5
怎么在这个程序里加蜂鸣器啊
:Cry:library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity xiaoba10 isport( clk:in std_logic;-- co :out std_logic;--蜂鸣器 le ......
ws131d FPGA/CPLD
问一个有关vc33存储器配置的问题
我现在要设计一个vc33的应用系统,存储器分配如下400000--480000 为 EEPROM 程序存储器存储区 100000--180000为 SRAM 数据,程序存储器 在设计时该如何管理/page0,/page1,/page2,/page3这些信号 ......
lyzj3210 模拟与混合信号
固件的存储区域
请问固件为什么不存储在ROM呢,这样不就可以防止掉固件了吗?我对这一点有些不解。 ...
梦溪开物 单片机
【项目外包】FPGA中实现TCP/IP IPV4或者IPV6的协议栈
FPGA中实现TCP/IP IPV4或者IPV6的协议栈 项目预算:¥ 3,000~20,000 开发周期: 45天 项目分类: 嵌入式 竞标要求: ......
CSTO项目交易 FPGA/CPLD
默念一个名人,电脑帮你猜出来
http://en.akinator.com/#...
凯哥 聊聊、笑笑、闹闹
S5PV210 挂载两个外设在IIC1 s3c-i2c s3c2440-i2c.1: cannot get bus (error -110)错
s3c-i2c s3c2440-i2c.1: cannot get bus (error -110) ——但是在wince 下却能同时正常使用,不知道是什么原因,真是蛋疼,现在降低IIC1 速度也不行。只要断开一路IIC1 外设就可以正常工作了。 ......
gooogleman 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 83  332  2899  983  583  34  1  45  30  26 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved