电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

IDT70V7339S166BC

产品描述HIGH-SPEED 3.3V 512K x 18 SYNCHRONOUS BANK-SWITCHABLE DUAL-PORT STATIC RAM WITH 3.3V OR 2.5V INTERFACE
文件大小234KB,共22页
制造商IDT(艾迪悌)
官网地址http://www.idt.com/
下载文档 全文预览

IDT70V7339S166BC概述

HIGH-SPEED 3.3V 512K x 18 SYNCHRONOUS BANK-SWITCHABLE DUAL-PORT STATIC RAM WITH 3.3V OR 2.5V INTERFACE

文档预览

下载PDF文档
LEAD FINISH (SnPb) ARE IN EOL PROCESS - LAST TIME BUY EXPIRES JUNE 15, 2018
HIGH-SPEED 3.3V 512K x 18
SYNCHRONOUS
BANK-SWITCHABLE
DUAL-PORT STATIC RAM
WITH 3.3V OR 2.5V INTERFACE
IDT70V7339S
Features:
512K x 18 Synchronous Bank-Switchable Dual-ported SRAM
Architecture
64 independent 8K x 18 banks
– 9 megabits of memory on chip
Bank access controlled via bank address pins
High-speed data access
– Commercial: 3.4ns (200MHz)/3.6ns (166MHz)/
4.2ns (133MHz) (max.)
– Industrial: 3.6ns (166MHz)/4.2ns (133MHz) (max.)
Selectable Pipelined or Flow-Through output mode
Counter enable and repeat features
Dual chip enables allow for depth expansion without
additional logic
Full synchronous operation on both ports
– 5ns cycle time, 200MHz operation (14Gbps bandwidth)
– Fast 3.4ns clock to data out
– 1.5ns setup to clock and 0.5ns hold on all control, data, and
address inputs @ 200MHz
– Data input, address, byte enable and control registers
– Self-timed write allows fast cycle time
Separate byte controls for multiplexed bus and bus match-
ing compatibility
LVTTL- compatible, 3.3V (±150mV) power supply
for core
LVTTL compatible, selectable 3.3V (±150mV) or 2.5V
(±100mV) power supply for I/Os and control signals on each
port
Industrial temperature range (-40°C to +85°C) is
available at 166MHz and 133MHz
Available in 208-pin fine pitch Ball Grid Array (fpBGA) and
256-pin Ball Grid Array (BGA)
Supports JTAG features compliant with IEEE 1149.1
Green parts available, see ordering information
Functional Block Diagram
PL/FT
L
OPT
L
CLK
L
ADS
L
CNTEN
L
REPEAT
L
R/W
L
CE
0L
CE
1L
UB
L
LB
L
OE
L
PL/FT
R
OPT
R
CLK
R
ADS
R
CNTEN
R
REPEAT
R
R/W
R
CE
0R
CE
1R
UB
R
LB
R
OE
R
CONTROL
LOGIC
MUX
8Kx18
MEMORY
ARRAY
(BANK 0)
MUX
CONTROL
LOGIC
I/O
0L-17L
I/O
CONTROL
MUX
8Kx18
MEMORY
ARRAY
(BANK 1)
MUX
I/O
CONTROL
I/O
0R-17R
A
12L
A
0L
BA
5L
BA
4L
BA
3L
BA
2L
BA
1L
BA
0L
ADDRESS
DECODE
ADDRESS
DECODE
A
12R
A
0R
BA
5R
BA
4R
BA
3R
BA
2R
BA
1R
BA
0R
BANK
DECODE
MUX
8Kx18
MEMORY
ARRAY
(BANK 63)
BANK
DECODE
NOTE:
1. The Bank-Switchable dual-port uses a true SRAM core
instead of the traditional dual-port SRAM core. As a result, it
has unique operating characteristics. Please refer to the
functional description on page 18 for details.
MUX
,
TDI
TDO
JTAG
TMS
TCK
TRST
5628 drw 01
JUNE 2018
1
©2018 Integrated Device Technology, Inc.
DSC 5628/11
自制一个害羞的口罩,见人就闭嘴,戴着可以喝奶茶
539284 ▲ 文末有完整视频 带口罩又热又闷,摘下戴上又不方便。那口罩能不能在四周无人的时候悄悄打开,给你散热让你喝水,一见到人又闭嘴呢? 设计极客Chen脑洞大开, ......
ohahaha DIY/开源硬件专区
今天10:30 Microchip有奖直播进行中...
今天10:30 直播:借助 Microchip 生态系统中的 PIC® 和 AVR® 单片机开启嵌入式到云端之旅 第三场 >>点击进入直播 直播时间: 2021年12月09日(周四) 上午10:30 &ndash ......
EEWORLD社区 嵌入式系统
【一起玩esp8266】固件升级成功
接上一篇帖子【一起玩esp8266】固件升级失败 - 【MicroPython开源版块】 - 电子工程世界-论坛 https://bbs.eeworld.com.cn/thread-498136-1-1.html 感谢D大和其他坛友的指导, 看之前坛友的帖 ......
suoma MicroPython开源版块
Still to yashi--DNW v0.50L版本中UBOOT下载的问题
大哥,还是续上个帖子...
ROCKLI202 嵌入式系统
st F7 +老人紧急+stm32F7的像素格式
之前画图的时候一直是黑色,怎么都不对 只要使用系统自带的颜色倒是可以,很奇怪 后来看了看画点函数。。。。。。 格式ARGB,并且A一定要是FF 所以像素应该是int 32位 0xFFXX XXXX ......
247153481 stm32/stm8

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2049  854  1187  807  60  42  18  24  17  2 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved