电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

A40MX04-2PLG84I

产品描述FPGA - Field Programmable Gate Array MX
产品类别可编程逻辑器件    可编程逻辑   
文件大小7MB,共142页
制造商Microsemi
官网地址https://www.microsemi.com
标准
下载文档 详细参数 全文预览

A40MX04-2PLG84I在线购买

供应商 器件名称 价格 最低购买 库存  
A40MX04-2PLG84I - - 点击查看 点击购买

A40MX04-2PLG84I概述

FPGA - Field Programmable Gate Array MX

A40MX04-2PLG84I规格参数

参数名称属性值
是否Rohs认证符合
厂商名称Microsemi
包装说明QCCJ,
Reach Compliance Codecompliant
其他特性ALSO OPERATES AT 5V SUPPLY
最大时钟频率101 MHz
CLB-Max的组合延迟2 ns
JESD-30 代码S-PQCC-J84
JESD-609代码e3
长度29.3116 mm
湿度敏感等级3
可配置逻辑块数量547
等效关口数量6000
端子数量84
最高工作温度85 °C
最低工作温度-40 °C
组织547 CLBS, 6000 GATES
封装主体材料PLASTIC/EPOXY
封装代码QCCJ
封装形状SQUARE
封装形式CHIP CARRIER
峰值回流温度(摄氏度)245
可编程逻辑类型FIELD PROGRAMMABLE GATE ARRAY
认证状态Not Qualified
座面最大高度4.572 mm
最大供电电压3.6 V
最小供电电压3 V
标称供电电压3.3 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层Matte Tin (Sn)
端子形式J BEND
端子节距1.27 mm
端子位置QUAD
处于峰值回流温度下的最长时间40
宽度29.3116 mm

文档预览

下载PDF文档
Revision 11
40MX and 42MX FPGA Families
Features
High Capacity
Single-Chip ASIC Alternative
3,000 to 54,000 System Gates
Up to 2.5 kbits Configurable Dual-Port SRAM
Fast Wide-Decode Circuitry
Up to 202 User-Programmable I/O Pins
5.6 ns Clock-to-Out
250 MHz Performance
5 ns Dual-Port SRAM Access
100 MHz FIFOs
7.5 ns 35-Bit Address Decode
HiRel Features
Commercial, Industrial, Automotive,
Temperature Plastic Packages
and
Military
Commercial, Military Temperature, and MIL-STD-883
Ceramic Packages
QML Certification
Ceramic Devices Available to DSCC SMD
Mixed-Voltage Operation (5.0V or 3.3V for core and
I/Os), with PCI-Compliant I/Os
Up to 100% Resource Utilization and 100% Pin Locking
Deterministic, User-Controllable Timing
Unique In-System Diagnostic and Verification Capability
with Silicon Explorer II
Low Power Consumption
IEEE Standard 1149.1 (JTAG) Boundary Scan Testing
Ease of Integration
High Performance
Product Profile
Device
Capacity
System Gates
SRAM Bits
Logic Modules
Sequential
Combinatorial
Decode
Clock-to-Out
SRAM Modules
(64x4 or 32x8)
Dedicated Flip-Flops
Maximum Flip-Flops
Clocks
User I/O (maximum)
PCI
Boundary Scan Test (BST)
Packages (by pin count)
PLCC
PQFP
VQFP
TQFP
CQFP
PBGA
A40MX02
3,000
295
9.5 ns
147
1
57
44, 68
100
80
A40MX04
6,000
547
9.5 ns
273
1
69
44, 68, 84
100
80
A42MX09
14,000
348
336
5.6 ns
348
516
2
104
84
100, 160
100
176
A42MX16
24,000
624
608
6.1 ns
624
928
2
140
84
100, 160, 208
100
176
A42MX24
36,000
954
912
24
6.1 ns
954
1,410
2
176
Yes
Yes
84
160, 208
176
A42MX36
54,000
2,560
1,230
1,184
24
6.3 ns
10
1,230
1,822
6
202
Yes
Yes
208, 240
208, 256
272
May 2012
© 2012 Microsemi Corporation
i
带通滤波器
312595 这个放大电路只要不在正的输入端加那个带通滤波,输出就有波形,,可加了那个带通后没有了方波,,输入的方波频率为40k,,理论计算的带通滤波范围为 37k 到 43k。 ...
井子92 模拟电子
求解各位大神
各位大神,我的protel老打不开PCB图,显示这个图片上的,谁知道啊?????...
zhaoziyun2011 PCB设计
两个公式轻松理解电流互感器
本帖最后由 qwqwqw2088 于 2018-8-14 12:44 编辑 使用电流互感器可以减小测量变换器原边电流时的损耗,比如大功率开关电源,由于电流过大所以需要使用电流互感线圈来监测电流以减少损耗 ......
qwqwqw2088 模拟与混合信号
风河公司的嵌入式软件集成开发环境
作者:美国风河系统公司 康宇峰、嵌入式系统开发所面临的问题 嵌入式软件开发有别于桌面软件系统开发的一个显著特点是,它一般需要一个交叉编译和调试环境,即编辑和编译软件在主机上进行(如在P ......
fighting 嵌入式系统
DriverStudio2.6编译错误
我的DriverStudio2.6安装在d盘, 在用DDK Build Setting进入VC6.0后进行库编译时build\batch build出现这个错误: D:\Program Files\NuMega\DriverStudio\DriverWorks\include\dep_wdm\hidport ......
wangencheng 嵌入式系统
求PCB等长蛇形线具体操作流程
最近在给网卡驱动布线时想按高频信号的方式对RMII的信号线与时钟线进行等长布线,我的操作步骤如下,结果虽然可以达到等长布线的目的,不过无法达到自己的预期效果,有高频信号布线经验的大 ......
Tobey PCB设计

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1304  1687  1937  1180  2455  23  39  15  27  52 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved