电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

853S011BMILF

产品描述Clock Generators u0026 Support Products Clock Generator 4-output 1GHz
产品类别半导体    模拟混合信号IC   
文件大小352KB,共20页
制造商IDT(艾迪悌)
官网地址http://www.idt.com/
下载文档 详细参数 选型对比 全文预览

853S011BMILF在线购买

供应商 器件名称 价格 最低购买 库存  
853S011BMILF - - 点击查看 点击购买

853S011BMILF概述

Clock Generators u0026 Support Products Clock Generator 4-output 1GHz

853S011BMILF规格参数

参数名称属性值
产品种类
Product Category
Clock Buffer
制造商
Manufacturer
IDT(艾迪悌)
RoHSDetails
Number of Outputs2 Output
Propagation Delay - Max0.34 ns
电源电压-最大
Supply Voltage - Max
3.8 V
电源电压-最小
Supply Voltage - Min
2.375 V
最大工作温度
Maximum Operating Temperature
+ 85 C
最小工作温度
Minimum Operating Temperature
- 40 C
安装风格
Mounting Style
SMD/SMT
封装 / 箱体
Package / Case
SOIC-8
系列
Packaging
Tube
高度
Height
1.5 mm
长度
Length
4.9 mm
工作电源电流
Operating Supply Current
25 mA
工厂包装数量
Factory Pack Quantity
97
宽度
Width
3.9 mm
单位重量
Unit Weight
0.019048 oz

文档预览

下载PDF文档
Low Skew, 1-to-2, Differential-to-2.5V, 3.3V
LVPECL/ ECL Fanout Buffer
853S011B
Datasheet
General Description
The 853S011B is a low skew, high performance 1-to-2
Differential-to-2.5V/3.3V LVPECL/ECL Fanout Buffer. The
853S011B is characterized to operate from either a 2.5V or a 3.3V
power supply. Guaranteed output and part-to-part skew
characteristics make the 853S011B ideal for those clock distribution
applications demanding well defined performance and repeatability.
Features
Two differential 2.5V, 3.3V LVPECL/ECL outputs
One differential PCLK, nPCLK input pair
PCLK, nPCLK pairs can accept the following
differential input levels: LVPECL, LVDS, CML, SSTL
Maximum output frequency: >2.5GHz
Translates any single-ended input signal to 3.3V LVPECL levels
with resistor bias on nPCLK input
Output skew: 5ps (typical)
Part-to-part skew: 130ps (maximum)
Propagation delay: 355ps (maximum)
LVPECL mode operating voltage supply range:
V
CC
= 2.375V to 3.8V, V
EE
= 0V
ECL mode operating voltage supply range:
V
CC
= 0V, V
EE
= -3.8V to -2.375V
-40°C to 85°C ambient operating temperature
Available lead-free (RoHS 6) package
Block Diagram
PCLK
Pulldown
nPCLK
Pullup/Pulldown
Pin Assignment
Q0
nQ0
Q1
nQ1
Q0
nQ0
Q1
nQ1
1
2
3
4
8
7
6
5
V
CC
PCLK
nPCLK
V
EE
853S011B
8-Lead SOIC, 150MIL
3.90mm x 4.90mm x 1.37
mm package body
M Package
Top View
8-Lead TSSOP, 118MIL
3.0mm x 3.0mm x 0.97
mm package body
G Package
Top View
©2016 Integrated Device Technology, Inc.
1
Revision B, February 23, 2016

853S011BMILF相似产品对比

853S011BMILF 853S011BGILFT 853S011BGILF
描述 Clock Generators u0026 Support Products Clock Generator 4-output 1GHz Clock Drivers u0026 Distribution 1:2 LVPECL/ECL Fanout Buffer IC CLK BUFFER 1:2 2.5GHZ 8TSSOP
产品种类
Product Category
Clock Buffer Clock Drivers & Distribution -
制造商
Manufacturer
IDT(艾迪悌) IDT(艾迪悌) -
RoHS Details Details -
安装风格
Mounting Style
SMD/SMT SMD/SMT -
封装 / 箱体
Package / Case
SOIC-8 TSSOP-8 -
系列
Packaging
Tube Reel -
高度
Height
1.5 mm 0.97 mm -
长度
Length
4.9 mm 3 mm -
工厂包装数量
Factory Pack Quantity
97 2500 -
宽度
Width
3.9 mm 3 mm -
单位重量
Unit Weight
0.019048 oz 0.005573 oz -
需要一个VHDL写的汉字轮流显示设计,自己没学好,求助大神
其实就是毕业设计,选的时候基于C51的被选完了,只好拿了一个自己完全不会的,好慌,怕毕不了业...
a295970469 FPGA/CPLD
基于LMH6517 的高性能DVGA 设计
欢迎下载 ...
德州仪器 模拟与混合信号
【我给XILINX资源中心做贡献】华为FPGA设计全套
华为FPGA设计全套...
wanghongyang FPGA/CPLD
wince开发问题
各位大虾: 用PB5.0开发Wince时,locale specific support下没有MUI文件 请问MUI文件那里有下载,并且如何加载? 知道请教一下,万分感谢!!!!...
sunyh3 嵌入式系统
上午又看着论坛睡着了
如题...
wangfuchong 聊聊、笑笑、闹闹
集成运放电路工作原理
本帖最后由 fish001 于 2017-6-18 22:26 编辑 集成运放电路简介如前所述,集成运放电路是一种高放大倍数,高输入电阻,低输出电阻的直接耦合放大电路.由于直接耦合式电路存在的温漂问题,所以对 ......
fish001 模拟与混合信号

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2712  1542  396  1106  1860  56  15  5  3  53 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved