电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

K121K15X7RF5UH5

产品类别无源元件   
文件大小145KB,共8页
制造商Vishay(威世)
官网地址http://www.vishay.com
下载文档 详细参数 全文预览

K121K15X7RF5UH5在线购买

供应商 器件名称 价格 最低购买 库存  
K121K15X7RF5UH5 - - 点击查看 点击购买

K121K15X7RF5UH5规格参数

参数名称属性值
产品种类
Product Category
Multilayer Ceramic Capacitors MLCC - Leaded
制造商
Manufacturer
Vishay(威世)
端接类型
Termination Style
Radial
电容
Capacitance
120 pF
电压额定值 DC
Voltage Rating DC
50 VDC
容差
Tolerance
10 %
封装类型
Case Style
Dipped
最大工作温度
Maximum Operating Temperature
+ 125 C
最小工作温度
Minimum Operating Temperature
- 55 C
产品
Product
General Type MLCCs
宽度
Width
2.5 mm
电容-nF
Capacitance - nF
0.12 nF
工作温度范围
Operating Temperature Range
- 55 C to + 125 C
工厂包装数量
Factory Pack Quantity
2500
电压额定值
Voltage Rating
50 V
单位重量
Unit Weight
0.005644 oz

文档预览

下载PDF文档
K Series
www.vishay.com
Vishay BCcomponents
Radial Leaded Multilayer Ceramic Capacitors for General Purpose
Class 1, Class 2 and Class 3, 50 V
DC
, 100 V
DC
, 200 V
DC
, 500 V
DC
FEATURES
High capacitance with small size
High reliability
Crimp and straight leadstyles
Material categorization:
For definitions of compliance please see
www.vishay.com/doc?99912
APPLICATIONS
• Temperature compensation
• Coupling and decoupling
QUICK REFERENCE DATA
DESCRIPTION
Ceramic Class
Ceramic Dielectric
Voltage (V
DC
)
Min. Capacitance (pF)
Max. Capacitance (pF)
Mounting
50
10
10 000
100
10
5600
1
C0G
200
33
3900
500
33
1800
50
100
1 000 000
Radial
100
100
560 000
VALUE
2
X7R
200
100
220 000
500
100
47 000
50
10 000
1 000 000
3
Y5V
100
10 000
220 000
MARKING
Marking indicates capacitance value and tolerance in
accordance with “EIA 198” and voltage marks.
CAPACITANCE RANGE
10 pF to 1 μF
TOLERANCE ON CAPACITANCE
OPERATING TEMPERATURE RANGE
C0G, X7R: - 55 °C to + 125 °C
Y5V: - 30 °C to + 85 °C
± 5 %, ± 10 %, ± 20 %, + 80 %/- 20 %
RATED VOLTAGE
50 V
DC
, 100 V
DC
, 200 V
DC
, 500 V
DC
TEMPERATURE CHARACTERISTICS
Class 1: C0G
Class 2: X7R
Class 3: Y5V
TEST VOLTAGE
• 50 V
DC
and 100 V
DC
: 250 % of rated voltage
• 200 V
DC
: 150 % of rated voltage + 100 V
DC
• 500 V
DC
: 130 % of rated voltage + 100 V
DC
SECTIONAL SPECIFICATIONS
Climatic category (acc. to EN 60058-1)
Class 1 and 2: 55/125/21
Class 3: 30/85/21
INSULATION RESISTANCE AT 500 V
DC
APPROVALS
EIA 198
IEC 60384-9
• 50 V
DC
and 100 V
DC
: 100 G or 1000
F
whichever is less
at rated voltage within 2 min of charging
• 200 V
DC
and 500 V
DC
: 10 G or 100
F
whichever is less
at rated voltage within 2 min of charging
DISSIPATION FACTOR
Class 1
0.1 % max. when C
30 pF
(at 1 MHz; 1 V where C
1000 pF, and at
1 kHz; 1 V where C > 1000 pF)
For C < 30 pF: DF = 100/(400 + 20 x C)
DF = Dissipation factor in %;
C = Capacitance value in pF
2.5 % max. (at 1 kHz; 1 V)
5 % max. (at 1 kHz; 1 V)
DESIGN
• The capacitors consist of a general purpose MLCC
• The lead wires are 0.5 mm and are made of 100 % tinned
copper clad steel wire
• The capacitors may be supplied with straight or kinked
leads having a lead spacing of 2.5 mm and 5.0 mm
• Coating is made of yellow colored flame retardant epoxy
resin in accordance with UL 94 V-0
Revision: 21-Aug-13
Class 2
Class 3
Document Number: 45171
1
For technical questions, contact:
cmll@vishay.com
THIS DOCUMENT IS SUBJECT TO CHANGE WITHOUT NOTICE. THE PRODUCTS DESCRIBED HEREIN AND THIS DOCUMENT
ARE SUBJECT TO SPECIFIC DISCLAIMERS, SET FORTH AT
www.vishay.com/doc?91000
毕业设计--21位数码管 万年历.不工作有图有真相.忘大虾帮忙...
数码管显示的全是8.不动作.只不过.我的芯片不是74ls47和74ls138.而是74ls247和74HC138...还有把驱动数码管的240欧电阻换为1K.是不是这有错啊?大侠们帮帮忙............
woainidjh 51单片机
【挑战SATA RAID驱动】请问有高手熟悉intel RAIDAHCI Software - Intel Matrix Storage Manager是如何实
问题: (1)哪里有比较权威的Raid资料?比如Intel RAID的实现及代码等 (2)Linux下的RAID代码说明性文档等? (3)华硕基于Intel主板推出过RAID驱动和RAID配置软件?请问该驱动如何与硬件R ......
lvyiyong 嵌入式系统
2010广西大学生电子设计竞赛清单
本帖最后由 paulhyde 于 2014-9-15 09:48 编辑 1、基本仪器清单 20MHz普通示波器(双通道,外触发输入,有X轴输入,可选带Z轴输入) 60MHz双通道数字示波器 低频信号发生器(1Hz~1MHz) 高 ......
huangxiao0801 电子竞赛
Cyclone IV FPGA与CAN控制器SJA1000相连需要电平转换芯片吗
FPGA的IO3.3V供电,SJA1000是5V供电...
shen19891209 FPGA/CPLD
徐静蕾博客全球排第一
人物信息 姓名:徐静蕾 性别:女 出生年月:1974.04.16 英文名: 星座:白羊座 血型:O 型 嗜好:音乐,休闲,运动 身高:168 厘米 国籍: 籍贯:北京 作品:《同桌的你》《新 ......
gaoyanmei 聊聊、笑笑、闹闹
如何用VHDL设计一个延时器
输入是一些随机产生的信号,要求所有的这些输入信号在延时100个时钟周期后循序输出。请问这个该如何设计?输入信号的顺序已经给定!!!!!!!!!!! ...
eeleader-mcu FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 444  629  2543  2427  1744  11  37  12  15  13 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved