Datasheet> 器件分类 > 半导体> 存储器> MT46V16M16CY-5B IT:M TR

文档预览

MT46V16M16CY-5B IT:M TR: 产品描述SDRAM - DDR 存储器 IC 256Mb（16M x 16）并联 200 MHz 700 ps 60-FBGA（8x12.5）; 产品类别半导体存储器; 文件大小1MB，共92页; 制造商Micron Technology; 官网地址http://www.mdtic.com.tw/; 标准

下载文档详细参数全文预览

MT46V16M16CY-5B IT:M TR概述

SDRAM - DDR 存储器 IC 256Mb（16M x 16）并联 200 MHz 700 ps 60-FBGA（8x12.5）

MT46V16M16CY-5B IT:M TR规格参数

参数名称	属性值
类别
厂商名称	Micron Technology
包装	卷带（TR）
存储器类型	易失
存储器格式	DRAM
技术	SDRAM - DDR
存储容量	256Mb（16M x 16）
存储器接口	并联
写周期时间 - 字，页	15ns
电压 - 供电	2.5V ~ 2.7V
工作温度	-40°C ~ 85°C（TA）
安装类型	表面贴装型
封装/外壳	60-TFBGA
供应商器件封装	60-FBGA（8x12.5）
时钟频率	200 MHz
访问时间	700 ps
基本产品编号	MT46V16M16

文档预览

下载PDF文档

全文
预览

256Mb: x4, x8, x16 DDR SDRAM

Features

Double Data Rate (DDR) SDRAM

MT46V64M4 – 16 Meg x 4 x 4 banks

MT46V32M8 – 8 Meg x 8 x 4 banks

MT46V16M16 – 4 Meg x 16 x 4 banks

Features

• V

= 2.5V ±0.2V; V

DDQ

= 2.5V ±0.2V

= 2.6V ±0.1V; V

DDQ

= 2.6V ±0.1V (DDR400)

• Bidirectional data strobe (DQS) transmitted/

received with data, that is, source-synchronous data

capture (x16 has two – one per byte)

• Internal, pipelined double data rate (DDR)

architecture; two data accesses per clock cycle

• Differential clock inputs (CK and CK#)

• Commands entered on each positive CK edge

• DQS edge-aligned with data for READs; center-

aligned with data for WRITEs

• DLL to align DQ and DQS transitions with CK

• Four internal banks for concurrent operation

• Data mask (DM) for masking write data

(x16 has two – one per byte)

• Programmable burst lengths (BL): 2, 4, or 8

• Auto refresh

–

64ms, 8192-cycle

• Longer-lead TSOP for improved reliability (OCPL)

• 2.5V I/O (SSTL_2-compatible)

• Concurrent auto precharge option supported

•

RAS lockout supported (

RAP =

RCD)

Options

Marking

• Configuration

64M4

–

64 Meg x 4 (16 Meg x 4 x 4 banks)

32M8

–

32 Meg x 8 (8 Meg x 8 x 4 banks)

16M16

–

16 Meg x 16 (4 Meg x 16 x 4 banks)

• Plastic package – OCPL

–

66-pin TSOP

–

66-pin TSOP (Pb-free)

• Plastic package

–

60-ball FBGA (8mm x 12.5mm)

–

60-ball FBGA (8mm x 12.5mm)

(Pb-free)

• Timing – cycle time

-5B

–

5ns @ CL = 3 (DDR400)

-6

–

6ns @ CL = 2.5 (DDR333) FBGA only

-6T

–

6ns @ CL = 2.5 (DDR333) TSOP only

• Self refresh

None

–

Standard

–

Low-power self refresh

• Temperature rating

None

–

Commercial (0 C to +70 C)

–

Industrial (–40 C to +85 C)

• Revision

–

x4, x8, x16

–

x4, x8, x16

Notes: 1. DDR400 devices operating at < DDR333

conditions can use V

DDQ

= 2.5V +0.2V.

2. Available only on Revision K.

3. Available only on Revision M.

4. Not recommended for new designs.

Table 1:

Key Timing Parameters

CL = CAS (READ) latency; MIN clock rate with 50% duty cycle at CL = 2 (-75E, -75Z), CL = 2.5 (-6, -6T, -75), and

CL = 3 (-5B)

Clock Rate (MHz)

Access

Window

±0.70ns

±0.75ns

DQS–DQ

Skew

0.40ns

0.45ns

0.50ns

Speed Grade

-5B

-6

-75E/-75Z

-75

CL = 2

133

100

CL = 2.5

167

133

CL = 3

200

n/a

Data-Out Window

1.6ns

2.1ns

2.0ns

2.5ns

PDF: 09005aef80768abb/Source: 09005aef82a95a3a

256Mb_DDR_x4x8x16_D1.fm - 256Mb DDR: Rev. S, Core DDR: Rev. E 3/15 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

Products and specifications discussed herein are subject to change by Micron without notice.

256Mb: x4, x8, x16 DDR SDRAM

Table of Contents

Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1

State Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8

General Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8

Functional Block Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9

Pin and Ball Assignments and Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11

Package Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14

Electrical Specifications – IDD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16

Electrical Specifications – DC and AC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18

Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35

Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

DESELECT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

NO OPERATION (NOP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

LOAD MODE REGISTER (LMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

ACTIVE (ACT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

PRECHARGE (PRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

BURST TERMINATE (BST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

AUTO REFRESH (AR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

INITIALIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

REGISTER DEFINITION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55

ACTIVE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72

PRECHARGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85

AUTO REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88

Power-down (CKE Not Active) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90

PDF: 09005aef80768abb/Source: 09005aef82a95a3a

256Mb_DDRTOC.fm - 256Mb DDR: Rev. S, Core DDR: Rev. E 3/15 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

256Mb: x4, x8, x16 DDR SDRAM

List of Figures

Figure 1:

Figure 2:

Figure 6:

Figure 8:

Figure 9:

Figure 10:

Figure 11:

Figure 12:

Figure 13:

Figure 14:

Figure 15:

Figure 16:

Figure 17:

Figure 18:

Figure 19:

Figure 20:

Figure 21:

Figure 22:

Figure 23:

Figure 24:

Figure 25:

Figure 26:

Figure 29:

Figure 30:

Figure 31:

Figure 32:

Figure 33:

Figure 34:

Figure 35:

Figure 36:

Figure 37:

Figure 38:

Figure 39:

Figure 41:

Figure 42:

Figure 43:

Figure 44:

Figure 45:

Figure 46:

Figure 47:

Figure 48:

Figure 49:

Figure 50:

Figure 51:

Figure 52:

Figure 53:

Figure 54:

256Mb DDR SDRAM Part Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2

Simplified State Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7

66-Pin TSOP Pin Assignments (Top View) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11

66-Pin Plastic TSOP (400 mil). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14

60-Ball FBGA (8mm x 12.5mm) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

Input Voltage Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20

SSTL_2 Clock Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21

Derating Data Valid Window (

QH –

DQSQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37

Full Drive Pull-Down Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38

Full Drive Pull-Up Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .38

Reduced Drive Pull-Down Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39

Reduced Drive Pull-Up Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39

Activating a Specific Row in a Specific Bank. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

READ Command. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

WRITE Command. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

PRECHARGE Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

INITIALIZATION Flow Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

INITIALIZATION Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54

Mode Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55

CAS Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57

Extended Mode Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59

Example: Meeting

RCD (

RRD) MIN When 2 <

RCD (

RRD) MIN/

CK 3 . . . . . . . . . . . . . . . . . . . . . .60

Nonconsecutive READ Bursts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .64

Random READ Accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65

Terminating a READ Burst . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66

READ-to-WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67

READ-to-PRECHARGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .68

Bank READ – Without Auto Precharge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69

x4, x8 Data Output Timing –

DQSQ,

QH, and Data Valid Window . . . . . . . . . . . . . . . . . . . . . . . . . . . .70

x16 Data Output Timing –

DQSQ,

QH, and Data Valid Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .71

Data Output Timing –

AC and

DQSCK. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72

WRITE Burst. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .74

Consecutive WRITE-to-WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .75

Random WRITE Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .76

WRITE-to-READ – Uninterrupting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77

WRITE-to-READ – Interrupting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78

WRITE-to-READ – Odd Number of Data, Interrupting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79

WRITE-to-PRECHARGE – Uninterrupting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .80

WRITE-to-PRECHARGE – Interrupting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .81

WRITE-to-PRECHARGE – Odd Number of Data, Interrupting. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .82

Bank WRITE – Without Auto Precharge. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .83

WRITE – DM Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .84

Data Input Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85

Bank READ – with Auto Precharge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .86

Bank WRITE – with Auto Precharge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87

Auto Refresh Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88

Self Refresh Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89

PDF: 09005aef80768abb/Source: 09005aef82a95a3a

256Mb_DDRLOF.fm - 256Mb DDR: Rev. S, Core DDR: Rev. E 3/15 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

推荐资源

INTEL 凌动处理器系统芯片应用论坛见闻: 11月23日下午阿牛哥去北京市王府井励骏酒店参加INTEL 凌动处理器系统芯片应用论坛。INTEL开放接口，无限应用的主题讲演，阿牛哥听到了也看到了INTEL 的凌动E600。这是论坛阿牛哥着重听了INTEL ......; jameswangsynnex 汽车电子

uC/OS II 学习心得(转): 各位感兴趣的进来后，可别以为我已经是什么高手了，那说明我的题目把大家误导了，其实我是想写一个学习实时操作系统uc/os ii的日记，记下我的学习之路，当然这其中包含我的错误理解。以前看到的 ......; szglmjh 嵌入式系统

请问现在像stm32这类的MCU是不是都有官方的库函数提供啊？: 这半年来我一直在学习stm32，开始的时候查了很多关于它的资料，最后自己还是觉得看它的user's guider,直接操作寄存器这样比较细致的学习，但通过一段时间的努力特别是想自己配置它的时钟，定时 ......; 守月 stm32/stm8

TI AM335x嵌入式开发板 starterware用户手册: StarterWare ： StarterWare是TI公司提供的一个支持ARM和DSP无操作系统的免费软件开发包，自然也包括我们的BeagleBone上Cotex-A8内核的AM335X了。StarterWare其中提供了一些应用实例(gpio ......; szypf2011 TI技术论坛

整理一个关于四轴飞行开源项目进度汇报(转): http://www.mikrokopter.de/ucwiki/，有公布一些电路，代码。可以自己试试。不过陀螺仪，三轴加速度传感器就比较贵。这东东是比较好玩。我见过实物。东莞有一个客户制作这个控制电路的。又安全 ......; 呱呱单片机

FPGA 设计的四种常用思想与技巧（三）: 数据接口的同步方法 &nbsp; 数据接口的同步是 FPGA/CPLD 设计的一个常见问题，也是一个重点和难点，很多设计不稳定都是源于数据接口的同步有问题。在电路图设计阶段，一些工程师手工 ......; 呱呱 FPGA/CPLD

嵌入式-ARM寄存器基本概念

无论是学习哪一种处理器，首先需要明确的就是这种处理器的寄存器以及工作模式。 ARM有37个寄存器，其中31个通用寄存器，6个状态寄存器。这里尤其要注意区别的是ARM自身寄存器和它的一些外设的寄存器的区别。 ARM自身是统一架构的，也就意味着37个寄存器无论在哪个公司的芯片里面都会出现。但是各家公司会对ARM进行外设的扩展，所以就出现了好多外设寄存器，一定要与这37个寄存器区别开来!!...[详细]
智能机出货价跌破300元:不支持3G和视频通话

　没有最低，只有更低，这难道是手机江湖的不二法则吗？而现在，连智能手机也羞羞答答报出了“白菜价”。　　在车公庙和部分3C电商网站，南都记者看到一款名为小蜜蜂的手机，出货定价299元，刷新了目前智能机市场的新低。记者在配置表上看到，这款型号为IOCO i9900的3.2英寸电容触屏机主频为1G，MTK 6515智能平台赫然在列，android2.3操作系统也是如假包换，WIFI、双卡双待也...[详细]
高能效LED道路照明驱动器设计

　　随着LED在性能及成本几乎各个方面的持续改进，LED照明正在用于越来越宽的应用领域，其中LED街灯就是业界关注的一个焦点。安森美半导体身为应用于高能效电子产品的首要高性能硅方案供应商，针对各类LED照明应用提供丰富的驱动器、稳压器/稳流器，及通信、光传感器、MOSFET、整流器、保护、滤波器及热管理产品等完整方案。本文将介绍一款用于LED街灯等应用的28 V、3.3 A的离线高功率因数LED...[详细]
解析LED点阵屏设计中蓝牙技术的应用案例

本文设计一种内容更新便捷、可扩展、低价格的点阵LED 文字显示屏。降低成本的途径是 ①用几乎人人都有的手机的蓝牙数据传输功能进行LED 显示内容的更新，免去专业上位机软件和控制卡的成本，操作也更简单; ②单次显示内容在5 ~ 30 个汉字或英文字母，因为显示内容较少，就可实现扩展电路的简单化。 1 系统设计方案 1. 1 系统组成系统由带蓝牙功能的智能手机和LED 显示屏组成。其中，...[详细]
简化隔离式开关电源同步整流器设计的一种智能型驱动器

　一、引言　　在电源转换领域，输出直流电压不高的隔离式转换器（正激式、回扫式、双端式）都使用 MOSFET作为整流器件。由於这些器件上的导通损耗较小，能够提高效率，因而应用越来越广泛。　　为了这种电路能够正常运作，必须对同步整流器（SR）加以控制，这是基本的要求。同步整流器是用来取代二极管的，所以必须选择适当的方法，按照二极管的工作规律来驱动同步整流器。驱动信号必须用PWM控制信号来形成...[详细]
SMA推出电弧故障断路光伏逆变器已获UL认证

光伏逆变器生产商SMA近日推出了第一款直流电弧故障断路(AFCI)光伏逆变器，并且已收到UL认证。新的SunnyBoyAFCI逆变器型号包括3000-US,3800-US,4000-US,5000-US,6000-US,7000-US和8000-US，可以检测和熄灭电弧故障，已经通过UL1699B测试，并且遵从美国国家电工标准(NEC)2011年690.11章节的光伏要求。该逆变器的综合设计并...[详细]
联手嵌入式领域规模赛事，推动中国大学生创新设计

2012年7月10日，中国上海——继连续四届恩智浦创新设计大赛之后，今年恩智浦半导体与已有七届历史的博创杯全国大学生嵌入式物联网设计大赛合作，联手举办2012年第八届“博创•恩智浦”杯全国大学生嵌入式物联网设计大赛。本届大赛历时半年，于7月9日宣布总决赛的最终获奖结果：西安邮电大学等25支恩智浦专项奖队伍脱颖而出进入决赛，其中来自电子科技大学中山学院的参赛作品“一种新型未知空间探测飞行器的设计...[详细]
移动云计算：模式与挑战

在过去的一年，云计算技术被认为是“网络的未来”，据赛迪顾问预测，2010-2013年，中国云计算服务市场规模年均复合增长率将达到91.5%。云计算的发展并不局限于PC，随着移动互联网的蓬勃发展，基于手机等移动终端的云计算服务已经出现。移动云计算已经成为我们日常生活的一部分。移动互联网是移动云计算发展的主要推力，随着3G的普及，移动云计算将引来高速发展。工业和信息化部3月30日发布的通信业运行...[详细]
空分复用MIMO通信系统简介及FPGA实现

空分复用 (SDM) MIMO 处理可显著提高频谱效率，进而大幅增加无线通信系统的容量。空分复用 MIMO 通信系统作为一种能够大幅提升无线系统容量和连接可靠性的手段，近来吸引了人们的广泛关注。　　MIMO 无线系统最佳硬判决检测方式是最大似然 (ML) 检测器。ML 检测因为比特误码率 (BER)性能出众，非常受欢迎。不过，直接实施的复杂性会随着天线和调制方案的增加呈指数级增强，使...[详细]
中国移动青岛首次演示TD-LTE

中国移动在青岛展示TD-LTE即拍即传业务，这显示其已在青岛布局TD-LTE网络。新浪科技讯 7月10日消息，在青岛举行的“2012中国国际消费电子博览会”显示，中国移动(微博)已在青岛开始演示TD-LTE技术试验网。此前的2011年，中国移动在上海、杭州、南京、广州、深圳、厦门6个城市启动TD-LTE规模技术展示工作，今年新增北京、天津、青岛三个试验城市，中国移动预计到2012年底...[详细]
Molex公司推出FAKRA II SMB连接器

(新加坡 – 2012年7月10日)全球领先的全套互连产品供应商Molex公司推出FAKRA II SMB连接器，其性能比第一代高性能FAKRA连接器有进一步提升。FAKRA II改进型连接器能够满足美国和德国的FAKRA汽车标准，具有360º旋转能力，可以在汽车内部轻易布线，并采用次级插入闩锁来提高可靠性。 Molex公司RF产品市场推广和销售经理Roger Kauffman表示： “FAK...[详细]
阿里云王坚：为何做OS不做手机

　　被称为博士的阿里云公司总裁王坚，为了一场媒体沟通会，早上匆匆从杭州飞到北京，因为飞机晚点，午餐只好用披萨在沟通中解决，聊了整整三个小时后，王坚又动身赶往机场，搭晚班飞机回杭州。　　打“飞的”来北京的目的只为一场沟通会，足以显示出王坚对这次采访的重视，因为他发现必须要对外阐述一个所有人都看不明白的问题：为什么要如此费劲、甚至有些吃力不讨好的去做一个操作系统，而不是像其他互联网企业一样...[详细]
采用D5026A的LED显示屏节能分析

　D5026A是上海得倍电子专为节能型LED显示屏设计的驱动IC，其设计思路是节能并兼容现有方案，也就是说即可用于节能亦可兼容传统。经计算并经测试，采用D5026A制作的显示屏可节电高达30%以上。下面就简单介绍一下D5026A的节能原理。　　　　图2 　　众所周知，LED驱动通常是要采用恒流源驱动模式，图1就是传统的5026驱动输出结构，图2是其每个单元恒流原理。...[详细]
高亮度LED技术简介

　　 LED光源具备多项环保优势，但早期产品在散热处理与高亮度设计方面，仍存在某些技术瓶颈无法突破，但在LED芯片制程持续改善下，现有照明用LED的亮度输出流明更趋近于日常照明需求，加上IC固态形式的元件设计，让LED的光源设计增加更多应用弹性与优势。　　尤其是LED光源不易损坏、寿命长的优点，若不计单组成本问题，相较于传统高耗能的钨丝灯(白炽灯)/卤素灯/高压钠灯、有汞污染疑虑的CCF...[详细]
我国TD—LTE成为4G国际主流标准

TD—LTE已在全球开通试验网36个杭州、深圳等地TD—LTE试商用，年内在香港开始商业服务中东、日本、巴西、英国等地9家运营商启动商用TD—LTE服务全球几乎所有通信系统和芯片制造商都支持TD—LTE制式本报北京7月5日电 (记者王政)步入中国移动(微博)厦门分公司无线城市体验厅，两台大尺寸显示屏上，4路720P高清视频，将高崎机场周边道路的实时影像显示得分外清晰。走进位于杭州...[详细]

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多