Datasheet> 器件分类 > 半导体> 存储器> MT46V64M8BN-6 IT:F TR

文档预览

MT46V64M8BN-6 IT:F TR: 产品描述SDRAM - DDR 存储器 IC 512Mb（64M x 8）并联 167 MHz 700 ps 60-FBGA（10x12.5）; 产品类别半导体存储器; 文件大小4MB，共91页; 制造商Micron Technology; 官网地址http://www.mdtic.com.tw/

下载文档详细参数全文预览

MT46V64M8BN-6 IT:F TR概述

SDRAM - DDR 存储器 IC 512Mb（64M x 8）并联 167 MHz 700 ps 60-FBGA（10x12.5）

MT46V64M8BN-6 IT:F TR规格参数

参数名称	属性值
类别
厂商名称	Micron Technology
包装	卷带（TR）
存储器类型	易失
存储器格式	DRAM
技术	SDRAM - DDR
存储容量	512Mb（64M x 8）
存储器接口	并联
写周期时间 - 字，页	15ns
电压 - 供电	2.3V ~ 2.7V
工作温度	-40°C ~ 85°C（TA）
安装类型	表面贴装型
封装/外壳	60-TFBGA
供应商器件封装	60-FBGA（10x12.5）
时钟频率	167 MHz
访问时间	700 ps
基本产品编号	MT46V64M8

文档预览

下载PDF文档

全文
预览

512Mb: x4, x8, x16 DDR SDRAM

Features

Double Data Rate (DDR) SDRAM

MT46V128M4 – 32 Meg x 4 x 4 banks

MT46V64M8 – 16 Meg x 8 x 4 banks

MT46V32M16 – 8 Meg x 16 x 4 banks

Features

• V

= +2.5V ±0.2V, V

Q = +2.5V ±0.2V

• V

= +2.6V ±0.1V, V

Q = +2.6V ±0.1V (DDR400)

• Bidirectional data strobe (DQS) transmitted/

received with data, i.e., source-synchronous data

capture (x16 has two – one per byte)

• Internal, pipelined double-data-rate (DDR)

architecture; two data accesses per clock cycle

• Differential clock inputs (CK and CK#)

• Commands entered on each positive CK edge

• DQS edge-aligned with data for READs; center-

aligned with data for WRITEs

• DLL to align DQ and DQS transitions with CK

• Four internal banks for concurrent operation

• Data mask (DM) for masking write data

(x16 has two – one per byte)

• Programmable burst lengths: 2, 4, or 8

• Auto refresh

–

64ms, 8192-cycle(Commercial and industrial)

–

16ms, 8192-cycle (Automotive)

• Self refresh (not available on AT devices)

• Longer-lead TSOP for improved reliability (OCPL)

• 2.5V I/O (SSTL_2 compatible)

• Concurrent auto precharge option is supported

•

RAS lockout supported (

RAP =

RCD)

Options

• Configuration

–

128 Meg x 4 (32 Meg x 4 x 4 banks)

–

64 Meg x 8 (16 Meg x 8 x 4 banks)

–

32 Meg x 16 (8 Meg x 16 x 4 banks)

• Plastic package

–

66-pin TSOP

–

66-pin TSOP (Pb-free)

–

60-ball FBGA (10mm x 12.5mm)

–

60-ball FBGA (10mm x 12.5mm) (Pb-free)

• Timing – cycle time

–

5ns @ CL = 3 (DDR400B)

–

6ns @ CL = 2.5 (DDR333) (FBGA only)

–

6ns @ CL = 2.5 (DDR333) (TSOP only)

–

7.5ns @ CL = 2 (DDR266)

–

7.5ns @ CL = 2 (DDR266A)

–

7.5ns @ CL = 2.5 (DDR266B)

• Self refresh

–

Standard

–

Low-power self refresh

• Temperature rating

–

Commercial (0°C to +70°C)

–

Industrial (–40°C to +85°C)

–

Automotive (–40°C to +105°C)

• Revision

–

x4, x8

–

x4, x8, x16

Notes: 1. End of life.

Marking

128M4

64M8

32M16

-5B

-6

-6T

-75E

-75Z

-75

None

Table 1:

Key Timing Parameters

CL = CAS (READ) latency; data-out window is MIN clock rate with 50% duty cycle at CL = 2, CL = 2.5, or CL = 3

Clock Rate (MHz)

CL = 2

133

100

CL = 2.5

167

133

CL = 3

200

n/a

Speed

Grade

-5B

-6

-75E/-75Z

-75

Data-Out

Window

1.6ns

2.1ns

2.0ns

2.5ns

Access

Window

±0.70ns

±0.75ns

DQS–DQ

Skew

+0.40ns

+0.45ns

+0.50ns

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

512Mb_DDR_x4x8x16_D1.fm - 512Mb DDR: Rev. N; Core DDR Rev. B 2/09 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

512Mb: x4, x8, x16 DDR SDRAM

Table of Contents

State Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

General Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

Automotive Tempature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6

Functional Block Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7

Pin and Ball Assignments and Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9

Package Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13

Electrical Specifications – I

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

Electrical Specifications – DC and AC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18

Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35

Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

DESELECT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

NO OPERATION (NOP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

LOAD MODE REGISTER (LMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

ACTIVE (ACT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

PRECHARGE (PRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

BURST TERMINATE (BST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

AUTO REFRESH (AR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

INITIALIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

REGISTER DEFINITION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55

ACTIVE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72

PRECHARGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85

AUTO REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88

Power-down (CKE Not Active) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

512Mb_DDRTOC.fm - 512Mb DDR: Rev. N; Core DDR Rev. B 2/09 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

512Mb: x4, x8, x16 DDR SDRAM

Functional Description

The DDR SDRAM uses a double data rate architecture to achieve high-speed operation.

The double data rate architecture is essentially a 2n-prefetch architecture with an inter-

face designed to transfer two data words per clock cycle at the I/O pins. A single read or

write access for the DDR SDRAM effectively consists of a single 2n-bit-wide, one-clock-

cycle data transfer at the internal DRAM core and two corresponding

n-bit-wide,

one-

half-clock-cycle data transfers at the I/O pins.

A bidirectional data strobe (DQS) is transmitted externally, along with data, for use in

data capture at the receiver. DQS is a strobe transmitted by the DDR SDRAM during

READs and by the memory controller during WRITEs. DQS is edge-aligned with data for

READs and center-aligned with data for WRITEs. The x16 offering has two data strobes,

one for the lower byte and one for the upper byte.

The DDR SDRAM operates from a differential clock (CK and CK#); the crossing of CK

going HIGH and CK# going LOW will be referred to as the positive edge of CK.

Commands (address and control signals) are registered at every positive edge of CK.

Input data is registered on both edges of DQS, and output data is referenced to both

edges of DQS, as well as to both edges of CK.

Read and write accesses to the DDR SDRAM are burst oriented; accesses start at a

selected location and continue for a programmed number of locations in a programmed

sequence. Accesses begin with the registration of an ACTIVE command, which may then

be followed by a READ or WRITE command. The address bits registered coincident with

the ACTIVE command are used to select the bank and row to be accessed. The address

bits registered coincident with the READ or WRITE command are used to select the bank

and the starting column location for the burst access.

The DDR SDRAM provides for programmable READ or WRITE burst lengths of 2, 4, or 8

locations. An auto precharge function may be enabled to provide a self-timed row

precharge that is initiated at the end of the burst access.

As with standard SDR SDRAMs, the pipelined, multibank architecture of DDR SDRAMs

allows for concurrent operation, thereby providing high effective bandwidth by hiding

row precharge and activation time.

An auto refresh mode is provided, along with a power-saving power-down mode. All

inputs are compatible with the JEDEC standard for SSTL_2. All full-drive option outputs

are SSTL_2, Class II compatible.

General Notes

• The functionality and the timing specifications discussed in this data sheet are for the

DLL-enabled mode of operation.

• Throughout the data sheet, the various figures and text refer to DQs as “DQ.” The DQ

term is to be interpreted as any and all DQ collectively, unless specifically stated

otherwise. Additionally, the x16 is divided into two bytes, the lower byte and upper

byte. For the lower byte (DQ0–DQ7) DM refers to LDM and DQS refers to LDQS. For

the upper byte (DQ8–DQ15) DM refers to UDM and DQS refers to UDQS.

• Complete functionality is described throughout the document and any page or

diagram may have been simplified to convey a topic and may not be inclusive of all

requirements.

• Any specific requirement takes precedence over a general statement.

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

DDR_x4x8x16_Core1.fm - 512Mb DDR: Rev. N; Core DDR Rev. B 2/09 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

推荐资源

求助求助啊！: 本人最近再做个数字温度计，由于第一回做硬件话pcb ，所以对封装不是太了解，想问一下关于几个元件的封装，求高人支教啊！！！！元件有ds1302 和纽扣电池座的封装在给几个常用按键的封装呗 ......; gjs810909 PCB设计

诚心求大侠解惑，关于uboot、preloader、dtb: linux小白一个，手头有一块arrow sockit的FPGA板子，有些问题一直没有搞明白，拜求大侠解惑，不胜感激！ 1、什么情况下需要更新SD卡中uboot、preloader、dtb？比如说在HPS-FPGA桥上新 ......; game_app FPGA/CPLD

全金属触控方案来了，喜欢的看过来！: 市场趋势金属材质由于其美观的外表，全面防水的设计，低调奢华的气质，配合上拉丝、喷砂及镂空等处理，将金属的科技感和触控的体验完美的结合在一起。加上比较耐摔，且比塑料上档次，因此， ......; alan000345 微控制器 MCU

请教中断的执行过程: 一般申请一个中断IST的过程：比如外部中断： 1、打开中断 2、创建事件 3、申请中断号 4、绑定中断和事件 5、创建线程 6、在线程中waitfor(Event) 7、关中断，处理中断 -------------- ......; yu4821483 嵌入式系统

三块性能强悍的开发板等你来测——STM32F469: STM32F469开发板，有感兴趣测评的吗？跟帖说下你的测评计划和测评所需要的时间吧！我将从跟帖中选出适合人选寄出开发板:loveliness: 测评结束根据产生的测评内容质量选择将开发板赠予 ......; eric_wang DIY/开源硬件专区

求助PIC32MX795F512H的UART5接收中断: 请教UART5的接收进不了中断，可以发送数据，UART1、2、3、4都调试完毕，只有UART5进不了接收中断，调试PIC32MX795F512L的时候UART5是可以进入接收中断的，直接移植到到512H上面就进不了接收中断 ......; lzgztm521 Microchip MCU

百密有一疏我国机场安防建设仍需努力

　　6月29日，海航集团天津航空公司的由新疆和田飞往乌鲁木齐的GS7554航班于12：25分起飞，12：35分飞机上有6名歹徒暴力劫持飞机，被机组人员和乘客制服，飞机随即返航和田机场并安全着陆，6名歹徒被公安机关抓获。在制服歹徒过程中，有机组人员和乘客受轻伤。此次的"6·29"劫机暴恐事件再次敲响了"机场安防"的警钟。据相关报道透露，当时企图劫机的歹徒已经点燃了一个类似大号墨水瓶的爆炸...[详细]
模拟串口的C语言代码

本程序是模拟串口硬件机制写的，使用时可设一定时中断，时间间隔为1/4波特率，每中断一次调用一次接收函数，每中断4次调用一次发送函数,不过.对单片机来说时钟并须要快.要知道9600的波特率的每个BIT的时间间隔是104us.而单片机中断一次压栈出栈一次的时间是20us左右(标准的51核12M晶体)这样处理时间就要考虑清楚了.呵呵.以下程序是放在定时器中断程序函数内的 //接收部分 sbit ...[详细]
9种简单的数字滤波算法(C语言源程序)

假定从8位AD中读取数据（如果是更高位的AD可定义数据类型为int）,子程序为get_ad(); 1、限副滤波 /* A值可根据实际情况调整 value为有效值，new_value为当前采样值滤波程序返回有效的实际值 */ #define A 10 char value; char filter() { char new_value; new_value = get_ad(...[详细]
多芯电缆测试仪的研制

　　1 引言　　种类繁多的通讯电缆、控制电缆在各种仪器和控制设备中大量使用。电缆线是否良好导通、线间绝缘电阻是否满足要求，直接影响到电器设备的正常运行。耐压绝缘电阻是衡量电气绝缘材料性能的一个重要指标。传统的摇表测量绝缘电阻的方法主要缺点有：测量误差大，不能保证耐压测试用高电压电源的准确性; 测量结果无法自动保存和打印输出；对多芯电缆芯线间绝缘电阻测量中，换接线繁琐、易接错、人工劳...[详细]
利用SHARC 2147x处理器提升便携式连续波多谱勒处理能力

浮点数字信号处理已成为精密技术的一贯需求，航空、工业机器和医疗保健等领域要求较高精度的应用通常都有这个需求。医疗超声设备是目前在用的最复杂的信号处理机器之一，并且逐渐向便携式领域扩展。其面临的挑战在于要在不牺牲系统性能的条件下实现这种密集信号处理。凭借低功耗SHARC 2147x处理器的推出，ADI公司已经完全能够解决提供精密处理同时降低功率预算以实现便携式超声等应用的挑战。本文讨论了便携式...[详细]
百余家传统手机商线上复苏避开价格战需跳出山寨模式

国产手机正迎来重新崛起的春天。易观国际近日发布的《2012年第一季度中国移动终端市场季度监测》显示，三星、诺基亚、华为分列中国手机市场销售量前三位，而诺基亚的市场份额同比下降了18.5%，市场份额被上升较快的几大国产品牌分食。　　据不完全统计，截至今年6月底，已经有包括TCL、步步高、金立、OPPO等100多家传统手机厂商启动了多种形式的网上销售，这意味沉寂了多年的传统手机厂商开始高调...[详细]
晶源再增发目标公司高管突击入股

今年5月刚刚完成一次定向增发后，今日，晶源电子（002049，前收盘价22.15元）再推出发行股份购买资产及配套融资预案。据此，公司将向包括国微投资在内的6位股东发行5514.77万股，购买其所持有的国微电子96.4878%的股份，同时向不特定对象发行1853.81万股，募集配套资金约3.5亿元。《每日经济新闻》记者注意到，连续两次定增后，晶源电子的总股本将增至3.15亿股，公司本不丰...[详细]
基于LabVlEW太阳能路灯充放电监测系统

　　 1引言　　太阳能路灯主要由太阳能光电池组件、蓄电池、充放电控制器、照明灯具四大部分组成。太阳能路灯普及推广的瓶颈已不是技术问题，而是成本问题。要在降低成本的基础上，提高系统的稳定性及发挥最大的效能，就要合理搭配太阳能光电池的输出功率和蓄电池容量及负载功率。为此，仅从理论计算是不够的。因为太阳光光强瞬息万变，充电电流和放电电流都在不断变化，理论计算会带来较大误差。只有采取自动跟踪监测...[详细]
电源管理带来挑战

随着蜂窝电话变得越来越先进，系统工作时的功耗以及待机时的功耗也随之增加。因此，便携式无线设备的电源管理设计在 I/O 接口、能量管理以及电池使用寿命方面都面临着新的挑战。数字设计人员在业界率先实施了采用超深亚微米(0.13μm、0.09μm及0.065μm)的微处理器，他们发现，采用更薄的氧化物以及更短的通道长度能够产生速度更快的晶体管。模拟基带 (ABB) 与射频 (RF) 设计人员也紧随...[详细]
电源系统通信支持数字电源发展

简介电源子系统目前正在越来越多地集成到整个系统中。电源系统已经从单独的"必不可少的危险装置"转变成可监控的子系统。当今的系统已经开始将电源子系统视为可控制的外设来对待。这些系统可控制的电源子系统可以实现诸多优势，如节电、排序及裕度调整等。然而，系统设计人员与电源设计人员必须创建他们自己的用户方案，因为尚无任何行业标准作为指导。随着最近对数控电源解决方案的重视，拥有面向电源子系统的标准化系统...[详细]
DSP／BIOS在电能质量监测终端中的应用

　　DSP(数字信号处理器)在现今的工程应用中使用越来越频繁。其原因主要有三点：第一，它具有强大的运算能力，能够胜任FFT、数字滤波等各种数字信号处理算法；第二，各大DSP厂商都为自己的产品设计了相关的IDE(集成开发环境)，使得DSP应用程序的开发如虎添翼；第三，具有高性价比，相对于它强大的性能，不高的价格有着绝对的竞争力。　　TI为本公司的DSP设计了集成可视化开发环境CCS(Code...[详细]
北京IPTV三方合作协议签订

继去年北京三网融合方案获批之后，北京有线电视网络运营商与电信运营商的双向进入实质破局。7月6日，中国网络电视台、北京电视台、北京联通(微博)在北京正式签署IPTV业务合作协议，北京的IPTV业务即将按照国家三网融合和IPTV建设和管理的相关政策要求正式展开。据了解，协议约定，中国网络电视台和北京电视台主要负责IPTV业务中内容的集成和播控平台的建设，北京联通主要负责IPTV传输分发网络的建设...[详细]
Mouser 在其工业应用中心推出楼宇自动化站点

2012年7月11日 – 半导体与电子元器件业顶尖设计工程资源与全球分销商Mouser Electronics, Inc.日前在Mouser.com上发布了新的工业应用培训站点。这个全新的站点旨在帮助设计工程师迅速获得楼宇自动化技术的最新发展和主要趋势，以及配套产品信息。站点分为四个区域：应用、特色产品、文章和资源，Mouser的工业应用培训站点是一个综合性资源，涵盖楼宇自动化的...[详细]
汽车电子满意度未如理想七成人仍愿为其付费

　　2011年年末，美国科技博客gigaom.com发表了一篇针对2011年的移动应用市场的回顾和关于2012年移动应用市场发展趋势的展望。文章指出在2012年的时候，语音控制呈爆炸式增长。这个结论主要源于2011年苹果iPhone4S引入的Siri技术，使得语音控制技术成为了业界关注的焦点。并且相信随着客户接受度的提高，到2012年会有更多的公司部署语音界面技术。NuanceCEO迈克·汤普森...[详细]
苹果海外现金总量740亿美元超微软和高通之和

北京时间7月11日早间消息，穆迪投资者服务机构(以下简称“穆迪”)发布最新报告称，苹果在美国科技公司中所持有的海外现金总量最高，约为 740亿美元。这一数字超出微软和高通665亿美元的海外现金总量之和。苹果去年12月海外现金总量为640亿美元，2010年底为350亿美元。　　穆迪分析师理查德·莱恩(Richard Lane)在投资者报告中援引美国证券交易委员会(SEC)的监管文件以及穆迪...[详细]

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多