Datasheet> 器件分类 > 半导体> 存储器> MT46V64M8FN-6 IT:F

文档预览

MT46V64M8FN-6 IT:F: 产品描述SDRAM - DDR 存储器 IC 512Mb（64M x 8）并联 167 MHz 700 ps 60-FBGA（10x12.5）; 产品类别半导体存储器; 文件大小4MB，共91页; 制造商Micron Technology; 官网地址http://www.mdtic.com.tw/

下载文档详细参数全文预览

MT46V64M8FN-6 IT:F概述

SDRAM - DDR 存储器 IC 512Mb（64M x 8）并联 167 MHz 700 ps 60-FBGA（10x12.5）

MT46V64M8FN-6 IT:F规格参数

参数名称	属性值
类别
厂商名称	Micron Technology
包装	托盘
存储器类型	易失
存储器格式	DRAM
技术	SDRAM - DDR
存储容量	512Mb（64M x 8）
存储器接口	并联
写周期时间 - 字，页	15ns
电压 - 供电	2.3V ~ 2.7V
工作温度	-40°C ~ 85°C（TA）
安装类型	表面贴装型
封装/外壳	60-TFBGA
供应商器件封装	60-FBGA（10x12.5）
时钟频率	167 MHz
访问时间	700 ps
基本产品编号	MT46V64M8

文档预览

下载PDF文档

全文
预览

512Mb: x4, x8, x16 DDR SDRAM

Features

Double Data Rate (DDR) SDRAM

MT46V128M4 – 32 Meg x 4 x 4 banks

MT46V64M8 – 16 Meg x 8 x 4 banks

MT46V32M16 – 8 Meg x 16 x 4 banks

Features

• V

= +2.5V ±0.2V, V

Q = +2.5V ±0.2V

• V

= +2.6V ±0.1V, V

Q = +2.6V ±0.1V (DDR400)

• Bidirectional data strobe (DQS) transmitted/

received with data, i.e., source-synchronous data

capture (x16 has two – one per byte)

• Internal, pipelined double-data-rate (DDR)

architecture; two data accesses per clock cycle

• Differential clock inputs (CK and CK#)

• Commands entered on each positive CK edge

• DQS edge-aligned with data for READs; center-

aligned with data for WRITEs

• DLL to align DQ and DQS transitions with CK

• Four internal banks for concurrent operation

• Data mask (DM) for masking write data

(x16 has two – one per byte)

• Programmable burst lengths: 2, 4, or 8

• Auto refresh

–

64ms, 8192-cycle(Commercial and industrial)

–

16ms, 8192-cycle (Automotive)

• Self refresh (not available on AT devices)

• Longer-lead TSOP for improved reliability (OCPL)

• 2.5V I/O (SSTL_2 compatible)

• Concurrent auto precharge option is supported

•

RAS lockout supported (

RAP =

RCD)

Options

• Configuration

–

128 Meg x 4 (32 Meg x 4 x 4 banks)

–

64 Meg x 8 (16 Meg x 8 x 4 banks)

–

32 Meg x 16 (8 Meg x 16 x 4 banks)

• Plastic package

–

66-pin TSOP

–

66-pin TSOP (Pb-free)

–

60-ball FBGA (10mm x 12.5mm)

–

60-ball FBGA (10mm x 12.5mm) (Pb-free)

• Timing – cycle time

–

5ns @ CL = 3 (DDR400B)

–

6ns @ CL = 2.5 (DDR333) (FBGA only)

–

6ns @ CL = 2.5 (DDR333) (TSOP only)

–

7.5ns @ CL = 2 (DDR266)

–

7.5ns @ CL = 2 (DDR266A)

–

7.5ns @ CL = 2.5 (DDR266B)

• Self refresh

–

Standard

–

Low-power self refresh

• Temperature rating

–

Commercial (0°C to +70°C)

–

Industrial (–40°C to +85°C)

–

Automotive (–40°C to +105°C)

• Revision

–

x4, x8

–

x4, x8, x16

Notes: 1. End of life.

Marking

128M4

64M8

32M16

-5B

-6

-6T

-75E

-75Z

-75

None

Table 1:

Key Timing Parameters

CL = CAS (READ) latency; data-out window is MIN clock rate with 50% duty cycle at CL = 2, CL = 2.5, or CL = 3

Clock Rate (MHz)

CL = 2

133

100

CL = 2.5

167

133

CL = 3

200

n/a

Speed

Grade

-5B

-6

-75E/-75Z

-75

Data-Out

Window

1.6ns

2.1ns

2.0ns

2.5ns

Access

Window

±0.70ns

±0.75ns

DQS–DQ

Skew

+0.40ns

+0.45ns

+0.50ns

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

512Mb_DDR_x4x8x16_D1.fm - 512Mb DDR: Rev. N; Core DDR Rev. B 2/09 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

512Mb: x4, x8, x16 DDR SDRAM

Table of Contents

State Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

General Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

Automotive Tempature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6

Functional Block Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7

Pin and Ball Assignments and Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9

Package Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13

Electrical Specifications – I

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

Electrical Specifications – DC and AC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18

Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35

Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

DESELECT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

NO OPERATION (NOP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

LOAD MODE REGISTER (LMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

ACTIVE (ACT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

PRECHARGE (PRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

BURST TERMINATE (BST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

AUTO REFRESH (AR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

INITIALIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

REGISTER DEFINITION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55

ACTIVE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72

PRECHARGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85

AUTO REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88

Power-down (CKE Not Active) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

512Mb_DDRTOC.fm - 512Mb DDR: Rev. N; Core DDR Rev. B 2/09 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

512Mb: x4, x8, x16 DDR SDRAM

Functional Description

The DDR SDRAM uses a double data rate architecture to achieve high-speed operation.

The double data rate architecture is essentially a 2n-prefetch architecture with an inter-

face designed to transfer two data words per clock cycle at the I/O pins. A single read or

write access for the DDR SDRAM effectively consists of a single 2n-bit-wide, one-clock-

cycle data transfer at the internal DRAM core and two corresponding

n-bit-wide,

one-

half-clock-cycle data transfers at the I/O pins.

A bidirectional data strobe (DQS) is transmitted externally, along with data, for use in

data capture at the receiver. DQS is a strobe transmitted by the DDR SDRAM during

READs and by the memory controller during WRITEs. DQS is edge-aligned with data for

READs and center-aligned with data for WRITEs. The x16 offering has two data strobes,

one for the lower byte and one for the upper byte.

The DDR SDRAM operates from a differential clock (CK and CK#); the crossing of CK

going HIGH and CK# going LOW will be referred to as the positive edge of CK.

Commands (address and control signals) are registered at every positive edge of CK.

Input data is registered on both edges of DQS, and output data is referenced to both

edges of DQS, as well as to both edges of CK.

Read and write accesses to the DDR SDRAM are burst oriented; accesses start at a

selected location and continue for a programmed number of locations in a programmed

sequence. Accesses begin with the registration of an ACTIVE command, which may then

be followed by a READ or WRITE command. The address bits registered coincident with

the ACTIVE command are used to select the bank and row to be accessed. The address

bits registered coincident with the READ or WRITE command are used to select the bank

and the starting column location for the burst access.

The DDR SDRAM provides for programmable READ or WRITE burst lengths of 2, 4, or 8

locations. An auto precharge function may be enabled to provide a self-timed row

precharge that is initiated at the end of the burst access.

As with standard SDR SDRAMs, the pipelined, multibank architecture of DDR SDRAMs

allows for concurrent operation, thereby providing high effective bandwidth by hiding

row precharge and activation time.

An auto refresh mode is provided, along with a power-saving power-down mode. All

inputs are compatible with the JEDEC standard for SSTL_2. All full-drive option outputs

are SSTL_2, Class II compatible.

General Notes

• The functionality and the timing specifications discussed in this data sheet are for the

DLL-enabled mode of operation.

• Throughout the data sheet, the various figures and text refer to DQs as “DQ.” The DQ

term is to be interpreted as any and all DQ collectively, unless specifically stated

otherwise. Additionally, the x16 is divided into two bytes, the lower byte and upper

byte. For the lower byte (DQ0–DQ7) DM refers to LDM and DQS refers to LDQS. For

the upper byte (DQ8–DQ15) DM refers to UDM and DQS refers to UDQS.

• Complete functionality is described throughout the document and any page or

diagram may have been simplified to convey a topic and may not be inclusive of all

requirements.

• Any specific requirement takes precedence over a general statement.

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

DDR_x4x8x16_Core1.fm - 512Mb DDR: Rev. N; Core DDR Rev. B 2/09 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

推荐资源

【CH554评测】—by yang_alex: @yang_alex 【CH554评测】第1篇开箱，硬件评测【CH554评测】第2篇编译，软件开发环境评测【CH554评测】第3篇烧录，固件下载环境评测未完待续此内容由EEWORLD论坛网友yang_alex原 ......; okhxyyo 单片机

碎的不是屏，碎的是我的心啊: 今天下午又没课，我把昨天炸的4轴修了修又飞了飞， 112791 还能飞，爽歪歪啊~ ----------------------------------------------------------分割线，这并不是重点------------------------ ......; 石玉 TI技术论坛

教你自制可穿戴USB手镯: 给大家转一个好玩的创意:pleased: 据说这是时下送男女朋友的利器，先看成品图吧143495 143496 143497 143498 材料：纱线（我用掉了差不多12米）较软的卡纸胶布卷尺强力胶 ......; eric_wang 创意市集

msp430F449和msp430F149有什么差别: msp430F449和msp430F149有什么差别，我在公司用的是msp430F449开发板，自己想买个便宜的开发板在家玩玩，网上很多卖的都是msp430F149的开发板，这两个差别大不大？谢谢啦...; risher365 微控制器 MCU

电子方向的学生应该学那几门的东西呢？: 我是一名大一的电子信息工程专业学生，进入大学以来感到迷茫，不知道自己需要什么，在这里我想请问一下有经验的人，我应该怎样定位自己的方向呢？？最后请大家说的详细一点好吗？？我相信这 ......; 406791698 嵌入式系统

loto仪器_如何模拟输出凸轮轴和曲轴波形_用任意波形信号源SIG852？: loto仪器_如何模拟输出凸轮轴和曲轴波形_用任意波形信号源SIG852？在汽车传感器的波形检测应用中，有时候需要模拟各种汽车传感器的输出信号，用来驱动和监测对应的执行机构或者电路是否正常 ......; LOTO2018 模拟与混合信号

新能源汽车“弯道超车”说遭遇彻底反思

　　人民网-人民日报7月12日报道酝酿两年之久的《节能与新能源汽车产业发展规划(2012—2020年)》(以下简称规划)日前正式发布。规划明确，我国以纯电驱动为新能源汽车发展和汽车工业转型的主要战略取向，当前重点推进纯电动汽车和插电式混合动力汽车产业化，2015年产销量力争达到50万辆。　　规划编制为何经历了两年时间？确定的技术路线与此前相比有没有调整？我国节能与新能源汽车核心技术和产业化...[详细]
高能效设计研讨会：聚焦新能源和电力电子应用

CNT Networks, 我爱方案网 ( www.52solution.com ) 携手中国电子展与 China Outlook Consulting 将在西部重镇西安和成都两地召开高能效设计技术研讨会（8月14日，西安；8月16日，成都），特别针对新能源和电力电子应用设计，特别是逆变技术,马达控制和智能电源技术．高能效设计研讨会立足于西部，技术角度涉及电池管理、电容储能与滤波...[详细]
百度品牌专区首次重大升级品牌沟通与搜索最佳融合

7月12日，百度公司在北京召开新闻发布会，宣布其旗下重量级商业产品--品牌专区完成5年来最重大的一次升级。新的品牌专区可以为客户提供更好的品牌展现，以及更高效的营销推广。品牌专区是百度公司2007年推出的一款商业产品。如果网友在搜索某一个品牌相关词时，它呈现在网页搜索结果页的最上方，占据2/3屏幕区域。在这个区域，聚合了企业LOGO、最新产品和资讯、官方微博，甚至优酷空间、豆瓣小站等内容，是...[详细]
TRW 主动安全带呈送器让驾驶更舒适

近日，TRW（天合）汽车控股集团（纽交所证券代码: TRW）开发出新型主动安全带技术，帮助驾驶员更好掌控安全带并扣好。TRW 主动安全带呈送器系统可帮助年老或行动不便的乘员，还可在他们进入车内时发出系好安全带的提醒。 TRW 全球主动约束系统高级工程经理 Uwe Class 说：“大量的统计数据表明，全球人口正在趋于老龄化，推出诸如主动安全带呈送器类型的舒适便捷功能，对于老龄人口而言越发重要...[详细]
频谱分析基本原理：快速完成高效率测量

所有电子设计工程师和科学家都曾执行过电气讯号分析，简称讯号分析。透过这项基本量测，他们可洞察讯号细节并获得重要的讯号特性资讯。不过讯号分析的成效，主要取决于量测仪器的效能，而频谱分析仪与向量讯号分析仪是两种最常用于电气讯号分析的测试设备。频谱分析仪是广为使用的多用途量测工具，可量测输出讯号相较于频率的大小（magnitude），以便瞭解已知和未知讯号的频谱功率。向量讯号分析仪则可同时量测...[详细]
HTC手机赴美卡关智能手机的专利战争

台湾之光在美国发光发热，不只职棒球员，销售自有品牌hTC的智能型手机大厂宏达电也闯出一片天。然而，如同棒球比赛是高度对抗性的战争，智能型手机的市场竞争也是剑拔弩张、战况激烈。除了拼功能、拼营销之外，还将战线延长到法院与行政机关，作战兵团里结合了法律、技术及商业人才，专利则是武力最强的炮弹。战火烟硝弥漫之际，原本光芒万丈的荣景难免也陷于法律的阴影之下。 hTC手机赴美卡关事件宏达电是一家...[详细]
22nm制程撑腰　Intel手机芯片威力大增

英特尔(Intel)下一代手机晶片平台竞争力将更甚以往。挟制程领先优势，英特尔计划于2013年发表新一代行动装置晶片平台--Silvermont，将采用现今最先进的22奈米和三闸极(Tri-Gate)电晶体技术，可望解决过往最为人诟病的功耗与尺寸问题，并与ARM处理器阵营的28奈米方案相互匹敌。 Gartner无线研究部门总监洪岑维认为，除英特尔外，联发科整并晨星后也可望成为手机晶...[详细]
AMD引领云价值的世界

根据最新的数据显示，现在大部分的企业都表示，花费在云计算项目采购上的资金将超过整体IT预算的10%。在2012年，全球的云计算服务收入将达到1488亿美元！在这个数据发达，云计算备受关注的年代，如此庞大的云计算市场，这绝对是一块香喷喷的大蛋糕，大家都想着如何去切割，所以如何更加实现价值云成了各个企业的重中之重。云计算的目的就是为了帮助企业真正地使用到云的价值，相信不用我说大家都知道了吧...[详细]
Avago推出新系列光学隔离电压传感器产品

【2012年7月11日】通信和工业应用模拟接口零部件主要供应商Avago Technologies (Nasdaq: AVGO)，今天宣布推出新系列光学隔离电压传感器产品，这个系列为业内第一个采用特别面向电压感应优化Sigma-Delta调制技术的光隔离放大器产品，目标应用包括常见于电机驱动、开关电源和可再生能源系统中电子功率转换系统的电压感应，以及IGBT模块中NTC热敏电阻隔离的传感器接口，...[详细]
混动技术合作计划开路丰田宝马结技术同盟

混动开路丰田宝马结成技术同盟　　你从丰田章男与雷瑟夫的谈笑风生中可以看出，刚在慕尼黑签署合作谅解备忘录与长期性战略合作声明的两大车企领头人，似乎都对协议内容表示满足。　　对丰田章男而言，此举意义似乎更加重大，他终于寻觅到与高端汽车品牌的合作机会，并让一直致力于提升传统内燃机效率的宝马接受混合动力，以此带来更强的示范效应。　　从孤掌难鸣到“哼哈”二将，再到天下大同...[详细]
基于ARM的无线气象数据通信系统设计

自动气象站数据采集器一般基于单片机或PC／104总线控制器设计，具有与PC兼容性好、功耗低、体积紧凑等特点，然而如何设计出功能强大，网络传输功能强的自动气象站数据采集器，满足现代气象检测的要求，是一个值得研究的课题。文中基于ARM微处理器和Linux操作系统平台，借助前端无线传感器网络的数据输入，利用嵌入式Qt的开发优势并设计数据通信格式，完成无线气象数据通信系统的设计，实现了数据的可靠...[详细]
基于C8051F920单片机的金卤灯控制器设计

1 概论目前，大部分照明设备仍以传统能源来照明，充分利用太阳能作为照明设备的能源供给，在节约能源、保护环境等方面具有重要意义。 2 控制器整体结构太阳能光伏板接入光伏信号处理电路，光伏电压经PWM充电控制电路送到12 V蓄电池内。正常工作时，12 V蓄电池输出电压经高频平面变压器次级感应升压、整流后到全桥电路。同时12 V输出电压与电压变换电路相连接，向控...[详细]
基于CAN-bus和以太网的区域信息管理系统

概述：介绍一种CAN-bus网络与以太网连接，构成一个中型远程监控/数据传输网络的方法。 CAN（Controller Area Network——控制器局域网）是一种由CAN控制器组成的高性能串行数据局域通信网络，是国际上应用最广泛的现场总线之一。它最早由德国Bosch公司于1984年推出，最初用于汽车内部测量与执行部件之间的数据通信。CAN-bus总线模型符合OSI的7层结构...[详细]
营收不再月月高台积电Q3 旺季不旺

　台积电昨（10）日公布6月合并营收434.27亿元、月减1.6％，终止创新高的纪录，尽管第2季合并营收1,280.6亿元、季增21.4％优于法说高标，惟营收不再创高，显示订单能见度已大不如前。　法人估计，台积电第3季营收会再成长，但季成长率可能只有5％，呈现旺季不旺。　台积电6月营收终止创高且小幅拉回，主因是包括客户进行季底盘点及递延部份出货到第3季，以及产品线进行制程及产能重配置等...[详细]
名家观点／Wintel质变各自垂直整合

英特尔投资41亿美元收购荷兰半导体设备厂ASML股权和出资支持其技术研究，和微软宣布收购大尺寸多点触控面板厂Perceptive Pixel，从Wintel（英特尔与微软）投资策略，可以窥知各自展开垂直整合的布局。由英特尔来看，半导体制造往18寸和20纳米以下发展，现在已经做到22纳米，估计明、后年台积电也可以进展到22纳米的程度。但22纳米挑战大，有很多选项，EUV（极速紫外光）是其中...[详细]

器件捷径: E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF EG EH EI EJ EK EL EM EN EO EP EQ ER ES ET EU EV EW EX EY EZ F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF FG FH FI FJ FK FL FM FN FO FP FQ FR FS FT FU FV FW FX FY FZ G0 G1 G2 G3 G4 G5 G6 G7 G8 G9 GA GB GC GD GE GF GG GH GI GJ GK GL GM GN GO GP GQ GR GS GT GU GV GW GX GZ H0 H1 H2 H3 H4 H5 H6 H7 H8 HA HB HC HD HE HF HG HH HI HJ HK HL HM HN HO HP HQ HR HS HT HU HV HW HX HY HZ I1 I2 I3 I4 I5 I6 I7 IA IB IC ID IE IF IG IH II IK IL IM IN IO IP IQ IR IS IT IU IV IW IX J0 J1 J2 J6 J7 JA JB JC JD JE JF JG JH JJ JK JL JM JN JP JQ JR JS JT JV JW JX JZ K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 KA KB KC KD KE KF KG KH KI KJ KK KL KM KN KO KP KQ KR KS KT KU KV KW KX KY KZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多