Datasheet> 器件分类 > 半导体> 存储器> MT46V32M16CY-5B AIT:J TR

文档预览

MT46V32M16CY-5B AIT:J TR: 产品描述SDRAM - DDR 存储器 IC 512Mb（32M x 16）并联 200 MHz 700 ps 60-FBGA（8x12.5）; 产品类别半导体存储器; 文件大小4MB，共91页; 制造商Micron Technology; 官网地址http://www.mdtic.com.tw/; 标准

下载文档详细参数全文预览

MT46V32M16CY-5B AIT:J TR概述

SDRAM - DDR 存储器 IC 512Mb（32M x 16）并联 200 MHz 700 ps 60-FBGA（8x12.5）

MT46V32M16CY-5B AIT:J TR规格参数

参数名称	属性值
类别
厂商名称	Micron Technology
系列	Automotive, AEC-Q100
包装	卷带（TR）
存储器类型	易失
存储器格式	DRAM
技术	SDRAM - DDR
存储容量	512Mb（32M x 16）
存储器接口	并联
写周期时间 - 字，页	15ns
电压 - 供电	2.5V ~ 2.7V
工作温度	-40°C ~ 85°C（TA）
安装类型	表面贴装型
封装/外壳	60-TFBGA
供应商器件封装	60-FBGA（8x12.5）
时钟频率	200 MHz
访问时间	700 ps
基本产品编号	MT46V32M16

文档预览

下载PDF文档

全文
预览

512Mb: x4, x8, x16 DDR SDRAM

Features

Double Data Rate (DDR) SDRAM

MT46V128M4 – 32 Meg x 4 x 4 banks

MT46V64M8 – 16 Meg x 8 x 4 banks

MT46V32M16 – 8 Meg x 16 x 4 banks

Features

• V

= +2.5V ±0.2V, V

Q = +2.5V ±0.2V

• V

= +2.6V ±0.1V, V

Q = +2.6V ±0.1V (DDR400)

• Bidirectional data strobe (DQS) transmitted/

received with data, i.e., source-synchronous data

capture (x16 has two – one per byte)

• Internal, pipelined double-data-rate (DDR)

architecture; two data accesses per clock cycle

• Differential clock inputs (CK and CK#)

• Commands entered on each positive CK edge

• DQS edge-aligned with data for READs; center-

aligned with data for WRITEs

• DLL to align DQ and DQS transitions with CK

• Four internal banks for concurrent operation

• Data mask (DM) for masking write data

(x16 has two – one per byte)

• Programmable burst lengths: 2, 4, or 8

• Auto refresh

–

64ms, 8192-cycle(Commercial and industrial)

–

16ms, 8192-cycle (Automotive)

• Self refresh (not available on AT devices)

• Longer-lead TSOP for improved reliability (OCPL)

• 2.5V I/O (SSTL_2 compatible)

• Concurrent auto precharge option is supported

•

RAS lockout supported (

RAP =

RCD)

Options

• Configuration

–

128 Meg x 4 (32 Meg x 4 x 4 banks)

–

64 Meg x 8 (16 Meg x 8 x 4 banks)

–

32 Meg x 16 (8 Meg x 16 x 4 banks)

• Plastic package

–

66-pin TSOP

–

66-pin TSOP (Pb-free)

–

60-ball FBGA (10mm x 12.5mm)

–

60-ball FBGA (10mm x 12.5mm) (Pb-free)

• Timing – cycle time

–

5ns @ CL = 3 (DDR400B)

–

6ns @ CL = 2.5 (DDR333) (FBGA only)

–

6ns @ CL = 2.5 (DDR333) (TSOP only)

–

7.5ns @ CL = 2 (DDR266)

–

7.5ns @ CL = 2 (DDR266A)

–

7.5ns @ CL = 2.5 (DDR266B)

• Self refresh

–

Standard

–

Low-power self refresh

• Temperature rating

–

Commercial (0°C to +70°C)

–

Industrial (–40°C to +85°C)

–

Automotive (–40°C to +105°C)

• Revision

–

x4, x8

–

x4, x8, x16

Notes: 1. End of life.

Marking

128M4

64M8

32M16

-5B

-6

-6T

-75E

-75Z

-75

None

Table 1:

Key Timing Parameters

CL = CAS (READ) latency; data-out window is MIN clock rate with 50% duty cycle at CL = 2, CL = 2.5, or CL = 3

Clock Rate (MHz)

CL = 2

133

100

CL = 2.5

167

133

CL = 3

200

n/a

Speed

Grade

-5B

-6

-75E/-75Z

-75

Data-Out

Window

1.6ns

2.1ns

2.0ns

2.5ns

Access

Window

±0.70ns

±0.75ns

DQS–DQ

Skew

+0.40ns

+0.45ns

+0.50ns

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

512Mb_DDR_x4x8x16_D1.fm - 512Mb DDR: Rev. N; Core DDR Rev. B 2/09 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

512Mb: x4, x8, x16 DDR SDRAM

Table of Contents

State Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

General Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

Automotive Tempature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6

Functional Block Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7

Pin and Ball Assignments and Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9

Package Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13

Electrical Specifications – I

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

Electrical Specifications – DC and AC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18

Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35

Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .43

DESELECT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

NO OPERATION (NOP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

LOAD MODE REGISTER (LMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .47

ACTIVE (ACT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .48

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

PRECHARGE (PRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

BURST TERMINATE (BST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

AUTO REFRESH (AR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

INITIALIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

REGISTER DEFINITION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .55

ACTIVE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .59

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .60

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72

PRECHARGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85

AUTO REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .88

Power-down (CKE Not Active) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

512Mb_DDRTOC.fm - 512Mb DDR: Rev. N; Core DDR Rev. B 2/09 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

512Mb: x4, x8, x16 DDR SDRAM

Functional Description

The DDR SDRAM uses a double data rate architecture to achieve high-speed operation.

The double data rate architecture is essentially a 2n-prefetch architecture with an inter-

face designed to transfer two data words per clock cycle at the I/O pins. A single read or

write access for the DDR SDRAM effectively consists of a single 2n-bit-wide, one-clock-

cycle data transfer at the internal DRAM core and two corresponding

n-bit-wide,

one-

half-clock-cycle data transfers at the I/O pins.

A bidirectional data strobe (DQS) is transmitted externally, along with data, for use in

data capture at the receiver. DQS is a strobe transmitted by the DDR SDRAM during

READs and by the memory controller during WRITEs. DQS is edge-aligned with data for

READs and center-aligned with data for WRITEs. The x16 offering has two data strobes,

one for the lower byte and one for the upper byte.

The DDR SDRAM operates from a differential clock (CK and CK#); the crossing of CK

going HIGH and CK# going LOW will be referred to as the positive edge of CK.

Commands (address and control signals) are registered at every positive edge of CK.

Input data is registered on both edges of DQS, and output data is referenced to both

edges of DQS, as well as to both edges of CK.

Read and write accesses to the DDR SDRAM are burst oriented; accesses start at a

selected location and continue for a programmed number of locations in a programmed

sequence. Accesses begin with the registration of an ACTIVE command, which may then

be followed by a READ or WRITE command. The address bits registered coincident with

the ACTIVE command are used to select the bank and row to be accessed. The address

bits registered coincident with the READ or WRITE command are used to select the bank

and the starting column location for the burst access.

The DDR SDRAM provides for programmable READ or WRITE burst lengths of 2, 4, or 8

locations. An auto precharge function may be enabled to provide a self-timed row

precharge that is initiated at the end of the burst access.

As with standard SDR SDRAMs, the pipelined, multibank architecture of DDR SDRAMs

allows for concurrent operation, thereby providing high effective bandwidth by hiding

row precharge and activation time.

An auto refresh mode is provided, along with a power-saving power-down mode. All

inputs are compatible with the JEDEC standard for SSTL_2. All full-drive option outputs

are SSTL_2, Class II compatible.

General Notes

• The functionality and the timing specifications discussed in this data sheet are for the

DLL-enabled mode of operation.

• Throughout the data sheet, the various figures and text refer to DQs as “DQ.” The DQ

term is to be interpreted as any and all DQ collectively, unless specifically stated

otherwise. Additionally, the x16 is divided into two bytes, the lower byte and upper

byte. For the lower byte (DQ0–DQ7) DM refers to LDM and DQS refers to LDQS. For

the upper byte (DQ8–DQ15) DM refers to UDM and DQS refers to UDQS.

• Complete functionality is described throughout the document and any page or

diagram may have been simplified to convey a topic and may not be inclusive of all

requirements.

• Any specific requirement takes precedence over a general statement.

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

DDR_x4x8x16_Core1.fm - 512Mb DDR: Rev. N; Core DDR Rev. B 2/09 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

推荐资源

安信可NB-IoT模组测评——关于CH340失效的某种猜测: 本帖最后由 tobot 于 2021-12-16 21:50 编辑在前一封测评（https://bbs.eeworld.com.cn/thread-1189153-1-1.html）中，我提到怀疑由于CH340失效导致无法读取信息，另外使用J1的2、3作为输出 ......; tobot 无线连接

应用在汽车上的一种低成本差动音频信号传输方案: 本帖最后由 alan000345 于 2018-11-28 09:24 编辑在汽车上集成了主机和屏幕的车载显示面板大多数放置在主控台的中央（图1），显示面板的位置较低会对驾驶员查看信息或者导航地图造成不便， ......; alan000345 模拟与混合信号

跪求G2553多路ADC转换程序或指导！谢谢各位大虾！: :)用launch pad做去年TI电设控制类题目，遇到了点问题希望各位慷慨帮助，在此谢过........; zsh920508 微控制器 MCU

请教，好好的S3C2410板复位后白屏，进不了wince系统: 新人，买了板realarm S3C2410板学习，由于不懂，没有成功让开发板连不上电脑通信（usb和com口都不行）按招说明在用光盘的\winceboot\WriteByUsb\下的cebios.bat、ceboot.bat、dnw.exe乱弄了几 ......; zorro1978 嵌入式系统

几步看懂晶闸管的结构和工作原理: 之前小亿有讲解过二极管和三极管的内容，感兴趣的朋友可以去网站主页搜索，今天我们来了解晶闸管。晶闸管结构单向晶闸管（晶体闸流管）是N-P-N-P四层半导体结构，中间形成了三个PN结。 ......; 成都亿佰特开关电源学习小组

智能型在线液体密度计: 产品介绍： DT-1型液体在线密度变送器是我公司自主研发的高科技项目，填补了国内在液体密度测试方面的一项空白。该产品利用电容差压传感器以及与其相连的一对压力中继器之间有一集成精密温度传 ......; lhy_lhz 测试/测量

汽车CAN总线数据记录仪开发

1、引言 20世纪80年代以来，随着汽车电子技术的不断发展，汽车上的电子控制单元越来越多，例如电子燃油喷射装置、防抱死制动装置(ABS)、安全气囊装置、电控门窗装置和主动悬架等等。在这种情况下，如果仍采用传统点到点的并行布线方式，将导致车上电线数目急剧增加，布线越来越困难，电线质量占整车质量越来越多，复杂电路同时也降低了汽车的可靠性，增加了维修的难度。为适应汽车电子设备迅速增加的应用需要，控...[详细]
iSuppli拆解显示Nexus 7生产成本约152美元

北京时间7月12日消息，IHS iSuppli拆解报告显示，8GB版Nexus 7生产成本约152美元。它的内部配置与Kindle Fire极为相似。18GB版本Nexus 7生产成本约159.25美元。市场上两款产品售价分别为199美元和249美元，最大区别在于内存芯片。　　iSuppli分析师认为，8GB版Nexus 7基本无利可图，16GB版本利润相当低。报告称：“与苹果想的一样，...[详细]
智能机渠道大战升级：线上线下结合渐成趋势

电信运营商短时间内在电子商务领域取得的巨大成绩，让手机厂商也加快了销售渠道的多元化布局，线下与线上结合的方式将成未来的主流。不过，有专家指出，不论是电信运营商还是手机厂商，在打造新销售模式的同时仍将面临不可避免的挑战。　　运营商开始发力　　记者日前获悉，中国联通网上专售20元3G卡累计销量已突破50万张，不仅多次刷新3G卡销售纪录，也带动了中国联通网上营业厅其他产品业务的增长。截至目前...[详细]
中国移动首款TD-SCDMA NFC手机研制成功

7月11日北京消息：来自中国移动的最新消息，首款具备NFC（近距离非接触通信技术）支持的TD-SCDMA手机已研制成功。该款TD-SCDMA NFC手机，支持NFC卡模拟、读写器及点对点三大功能，满足金融级安全要求，可在手机支付业务中使用。据了解，NFC是一种基于13.56MHz标准的近距离非接触通信技术，目前我们日常使用的公交卡、门禁卡、会员卡以及部分支持非接触功能的银行卡都采用了这...[详细]
联发科爆缺货旺季恐蒙尘

业界传出，亚洲手机晶片龙头联发科因较低阶的射频（RF）晶片缺货，导致热卖的智慧手机晶片出货受阻，缺货情况可能持续至第3季底，冲击本季传统旺季营运。联发科昨（11）日强调，所有产品供应正常，没有任何缺货情况。联发科上半年智慧型手机晶片出货量约2,800万至2,900万套，其中，第2季2.75G的出货量已占其中一半，与3G不相上下。市场密切关注这一波RF晶片缺货，对联发科本季智慧型手机晶片...[详细]
携手高通，国美欲做智能机

对于最近愈发火热的国产手机市场，国美也不愿意放弃这个令人眼红的机会。近期国美与高通达成合作协议，将联合中国三大电信运营商、制造商，携手打造千元智能机。在合作协议达成之时，国美还与多家手机厂商签订了大额手机采购单，国美相关负责20日接受本网采访时表示，考虑到2012年将是3G智能手机大发展的一年，预计年销售量同比2011年将翻番，随着成本的降低，智能手机的单品值也会随之降低，中低端智能...[详细]
怎么判定笔记本电池的好坏

选择笔记本电池主要是考虑电量、外观、品质等几项因素。关于电量，我们经常能看到某厂商宣传其产品是采用多少芯多少毫安等数值来表示电池电量，久而久之大家会觉得毫安数越大，电池的工作时间越长。其实决定电脑耗电量的指标，我们常用功率标称。电池的功率应该是电压乘电流得到，相同毫安时的电池，主要看电芯的数量以及混联方式，如2并4串的8芯混联方式，就会比2并2串的4芯混联在功率上高许多。不过，电芯数量的增加...[详细]
中国移动青岛首次演示TD-LTE

中国移动在青岛展示TD-LTE即拍即传业务，这显示其已在青岛布局TD-LTE网络。新浪科技讯 7月10日消息，在青岛举行的“2012中国国际消费电子博览会”显示，中国移动(微博)已在青岛开始演示TD-LTE技术试验网。此前的2011年，中国移动在上海、杭州、南京、广州、深圳、厦门6个城市启动TD-LTE规模技术展示工作，今年新增北京、天津、青岛三个试验城市，中国移动预计到2012...[详细]
三星研发全球首款正方形显示屏 9月份上市

　　据日本媒体报道，日前韩国三星电子在日本发布了全球首款正方形液晶显示屏。三星研发全球首款正方形显示屏三星研发全球首款正方形显示屏　　据了解，该款液晶显示屏尺寸为21.6寸，画面比为1:1，像素为960x960。这款显示屏边框宽度仅为5.5mm，几台结合起来的时候，几乎形成一个大的屏幕显示屏。　　三星日本团队显示器营业部部长宫田隆表示，此前的显示器大多是长方形的，...[详细]
利用CAN232B转换器组建CAN控制网络

一、引言由于RS232通讯距离短（根据EAT/TAI-232标准，仅为15米），而且，只能进行点到点通讯，不能直接组多点通讯网络。为了延长RS232的通讯距离，并将RS232节点组成通讯网络，目前广泛使用RS232/RS485信号转换器。但是，由于RS485通讯本身的局限性，在实际应用中存在许多不足：总线效率低、系统的实时性差、通讯的可靠性低、网络工程调试复杂、传输距离不理想...[详细]
中国超美国成为全球最大智能手机市场

来自投资公司Needham & Company的分析师Charlie Wolf周一发布了智能手机行业季度报告。报告显示，今年第二季度，中国智能手机的出货量同比增长了164%，总数达3310万台，超越同期美国售出的2500万台，成为全球最大的智能手机市场。　　在操作系统占有率方面，虽然中国最大的移动运营商中国移动还没有开始销售iPhone手机，但iPhone在中国智能手机市场的份额依然由去...[详细]
中关村海龙电子城重装开业将告别“拉客”时代

近日，经过一年多的调整升级，海龙电子城以全新面貌重装开业。有关专家指出，以海龙为首的中关村电子卖场改造完毕后，将告别“拉客宰客”的历史，同时卖场化、高端化的新卖场形象将成为未来电子市场业态调整的主流。旧貌新型卖场凸显商场化趋势 “以前进中关村电子卖场就像来到了喧闹的集市，买完东西就想走。现在舒适的卖场环境、配套的服务设施，真正让人有了逛商场的感觉。”消费者张女士在改造后的海龙告诉...[详细]
应用于数字阵列的多通道波形产生系统设计

数字阵列雷达(Digital Array Radar，DAR)在接收和发射模式下均采用数字波束形成(Digital Beam Forming，DBF)，实现射频信号功率在空域灵活分配与接收，获得优良的收发波束特性，从而提升了雷达系统的多项性能，是雷达重要发展趋势之一。在数字阵列雷达中，直接数字频率合成(Direct Digital Synthesizer，DDS)是实现雷达波形产生与发射波...[详细]
大众张绥新：中国电动车单打独斗欠联合

　　大众中国等联合编著的《2012中国汽车产业发展报告》暨《2012年中国汽车产业蓝皮书》发布　　 7月9日上午，由国务院发展研究中心产业经济研究部、中国汽车工程学会和大众(中国)联合编著的《2012中国汽车产业发展报告》暨《2012年中国汽车产业蓝皮书》的发布会，在北京凯宾斯基酒店举行。　　这是3方第五次联合推出中国汽车产业研究性年度报告，该报告以电动车发展为主旨...[详细]
平板显示成熟市场下的TFT液晶面板部材业务新战略

在TFT液晶面板开始取代CRT之后，年需求量按面积计算一直保持着20～50％以上的大幅增长。但2010年对CRT的取代基本完成，2011年以后以电视为代表的应用市场的增长开始放缓。与此同时，TFT液晶面板的需求也开始下降。2011年随着市场行情的不断恶化，增长率下降至一位数左右。因TFT液晶面板的需求今后与尚未替代的应用设备市场的增长联动的趋势明显，与上年相比的增长率即便往好估计最多也只...[详细]

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多