Datasheet> 器件分类 > 半导体> 嵌入式处理器和控制器> M2S150T-1FCSG536

M2S150T-1FCSG536: 产品描述ARM® Cortex®-M3 嵌入式 - 片上系统 (SoC) IC series FPGA - 150K 逻辑模块 166MHz 536-CSPBGA（16x16）; 产品类别半导体嵌入式处理器和控制器; 文件大小1MB，共141页; 制造商Microchip(微芯科技); 官网地址https://www.microchip.com; 标准

下载文档详细参数全文预览

M2S150T-1FCSG536在线购买

供应商	器件名称	价格	最低购买	库存
	M2S150T-1FCSG536	-	-	点击查看	点击购买

M2S150T-1FCSG536概述

ARM® Cortex®-M3 嵌入式 - 片上系统 (SoC) IC series FPGA - 150K 逻辑模块 166MHz 536-CSPBGA（16x16）

M2S150T-1FCSG536规格参数

参数名称	属性值
类别
厂商名称	Microchip(微芯科技)
系列	SmartFusion®2
包装	托盘
架构	MCU，FPGA
核心处理器	ARM® Cortex®-M3
闪存大小	512KB
RAM 大小	64KB
外设	DDR，PCIe，SERDES
连接能力	CANbus，以太网，I²C，SPI，UART/USART，USB
速度	166MHz
主要属性	FPGA - 150K 逻辑模块
工作温度	0°C ~ 85°C（TJ）
封装/外壳	536-LFBGA，CSPBGA
供应商器件封装	536-CSPBGA（16x16）
I/O 数	293
基本产品编号	M2S150

文档预览

下载PDF文档

全文
预览

DS0128

Datasheet

IGLOO2 FPGA and SmartFusion2 SoC FPGA

Microsemi Corporate Headquarters

One Enterprise, Aliso Viejo,

CA 92656 USA

Within the USA: +1 (800) 713-4113

Outside the USA: +1 (949) 380-6100

Fax: +1 (949) 215-4996

Email:

sales.support@microsemi.com

www.microsemi.com

rights reserved. Microsemi and the

Microsemi logo are trademarks of

Microsemi Corporation. All other

trademarks and service marks are the

property of their respective owners.

Microsemi makes no warranty, representation, or guarantee regarding the information contained herein or the suitability of

its products and services for any particular purpose, nor does Microsemi assume any liability whatsoever arising out of the

application or use of any product or circuit. The products sold hereunder and any other products sold by Microsemi have

been subject to limited testing and should not be used in conjunction with mission-critical equipment or applications. Any

performance specifications are believed to be reliable but are not verified, and Buyer must conduct and complete all

performance and other testing of the products, alone and together with, or installed in, any end-products. Buyer shall not

rely on any data and performance specifications or parameters provided by Microsemi. It is the Buyer's responsibility to

independently determine suitability of any products and to test and verify the same. The information provided by Microsemi

hereunder is provided “as is, where is” and with all faults, and the entire risk associated with such information is entirely

with the Buyer. Microsemi does not grant, explicitly or implicitly, to any party any patent rights, licenses, or any other IP

rights, whether with regard to such information itself or anything described by such information. Information provided in this

document is proprietary to Microsemi, and Microsemi reserves the right to make any changes to the information in this

document or to any products and services at any time without notice.

About Microsemi

Microsemi Corporation (Nasdaq: MSCC) offers a comprehensive portfolio of semiconductor and system solutions for

aerospace & defense, communications, data center and industrial markets. Products include high-performance and

radiation-hardened analog mixed-signal integrated circuits, FPGAs, SoCs and ASICs; power management products;

timing and synchronization devices and precise time solutions, setting the world's standard for time; voice processing

devices; RF solutions; discrete components; enterprise storage and communication solutions, security technologies and

scalable anti-tamper products; Ethernet solutions; Power-over-Ethernet ICs and midspans; as well as custom design

capabilities and services. Microsemi is headquartered in Aliso Viejo, California, and has approximately 4,800 employees

globally. Learn more at

www.microsemi.com.

51700128. 11.0 10/16

Contents

1 Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

1.1

1.2

1.3

1.4

1.5

1.6

1.7

1.8

1.9

1.10

1.11

Revision 11.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Revision 10.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Revision 9.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Revision 8.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Revision 7.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Revision 6.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Revision 5.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Revision 4.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Revision 3.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Revision 2.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

Revision 1.0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

2 IGLOO2 FPGA and SmartFusion2 SoC FPGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

2.1

2.2

2.3

Device Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

Electrical Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

2.3.1

Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

2.3.2

Power Consumption . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

2.3.3

Average Fabric Temperature and Voltage Derating Factors . . . . . . . . . . . . . . . . . . . . . . . . . . 14

2.3.4

Timing Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

2.3.5

User I/O Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

2.3.6

Logic Element Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

2.3.7

Global Resource Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

2.3.8

FPGA Fabric SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

2.3.9

Programming Times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94

2.3.10 Math Block Timing Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

2.3.11 Embedded NVM (eNVM) Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

2.3.12 SRAM PUF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

2.3.13 Non-Deterministic Random Bit Generator (NRBG) Characteristics . . . . . . . . . . . . . . . . . . . . 106

2.3.14 Cryptographic Block Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

2.3.15 Crystal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107

2.3.16 On-Chip Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

2.3.17 Clock Conditioning Circuits (CCC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

2.3.18 JTAG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112

2.3.19 System Controller SPI Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113

2.3.20 Power-up to Functional Times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114

2.3.21 DEVRST_N Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

2.3.22 DEVRST_N to Functional Times . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

2.3.23 Flash*Freeze Timing Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

2.3.24 DDR Memory Interface Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

2.3.25 SFP Transceiver Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120

2.3.26 SerDes Electrical and Timing AC and DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . 121

2.3.27 SmartFusion2 Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

2.3.28 CAN Controller Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

2.3.29 USB Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128

2.3.30 MMUART Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

2.3.31 IGLOO2 Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129

DS0128 Datasheet Revision 11.0

iii

Figures

Figure 1

Figure 2

Figure 3

Figure 4

Figure 5

Figure 6

Figure 7

Figure 8

Figure 9

Figure 10

Figure 11

Figure 12

Figure 13

Figure 14

Figure 15

Figure 16

Figure 17

Figure 18

Figure 19

Figure 20

Figure 21

Figure 22

Figure 23

High Temperature Data Retention (HTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Timing Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Input Buffer AC Loading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

Output Buffer AC Loading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Tristate Buffer for Enable Path Test Point . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

Timing Model for Input Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

I/O Register Input Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

Timing Model for Output/Enable Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68

I/O Register Output Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

Input DDR Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

Input DDR Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

Output DDR Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

Output DDR Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

LUT-4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75

Sequential Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

Sequential Module Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

Power-up to Functional Timing Diagram for SmartFusion2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115

Power-up to Functional Timing Diagram for IGLOO2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

DEVRST_N to Functional Timing Diagram for SmartFusion2 . . . . . . . . . . . . . . . . . . . . . . . . . . . 117

DEVRST_N to Functional Timing Diagram for IGLOO2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119

I2C Timing Parameter Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125

SPI Timing for a Single Frame Transfer in Motorola Mode (SPH = 1) . . . . . . . . . . . . . . . . . . . . . 128

SPI Timing for a Single Frame Transfer in Motorola Mode (SPH = 1) . . . . . . . . . . . . . . . . . . . . . 131

DS0128 Datasheet Revision 11.0

Tables

Table 1

Table 2

Table 3

Table 4

Table 5

Table 6

Table 7

Table 8

Table 9

Table 10

Table 11

Table 12

Table 13

Table 14

Table 15

Table 16

Table 17

Table 18

Table 19

Table 20

Table 21

Table 22

Table 23

Table 24

Table 25

Table 26

Table 27

Table 28

Table 29

Table 30

Table 31

Table 32

Table 33

Table 34

Table 35

Table 36

Table 37

Table 38

Table 39

Table 40

Table 41

Table 42

Table 43

Table 44

Table 45

Table 46

Table 47

Table 48

Table 49

Table 50

IGLOO2 and SmartFusion2 Design Security Densities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

IGLOO2 and SmartFusion2 Data Security Densities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

FPGA Operating Limits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

Embedded Operating Flash Limits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Device Storage Temperature and Retention . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

High Temperature Data Retention (HTR) Lifetime . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

Package Thermal Resistance of SmartFusion2 and IGLOO2 Devices . . . . . . . . . . . . . . . . . . . . . 10

Quiescent Supply Current Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

SmartFusion2 and IGLOO2 Quiescent Supply Current (V

= 1.2 V) – Typical Process . . . . . . . 12

Currents During Program Cycle, 0 °C < = T

<= 85 °C – Typical Process . . . . . . . . . . . . . . . . . . . 13

Currents During Verify Cycle, 0 °C <= T

<= 85 °C – Typical Process . . . . . . . . . . . . . . . . . . . . . . 13

SmartFusion2 and IGLOO2 Quiescent Supply Current (V

= 1.26 V) – Worst-Case Process . . 13

Average Junction Temperature and Voltage Derating Factors for Fabric Timing Delays . . . . . . . . 14

Inrush Currents at Power up, –40 °C <= T

<= 100 °C – Typical Process . . . . . . . . . . . . . . . . . . . 14

Timing Model Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

Maximum Data Rate Summary Table for Single-Ended I/O in Worst-Case Industrial Conditions . 19

Maximum Data Rate Summary Table for Voltage-Referenced I/O in Worst-Case

Industrial Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

Maximum Data Rate Summary Table for Differential I/O in Worst-Case Industrial Conditions . . . 20

Maximum Frequency Summary Table for Single-Ended I/O in Worst-Case Industrial Conditions . 20

Maximum Frequency Summary Table for Voltage-Referenced I/O in Worst-Case Industrial

Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Maximum Frequency Summary Table for Differential I/O in Worst-Case Industrial Conditions . . . 21

Input Capacitance, Leakage Current, and Ramp Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

I/O Weak Pull-up/Pull-down Resistances for DDRIO I/O Bank . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

I/O Weak Pull-Up/Pull-Down Resistances for MSIO I/O Bank . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

I/O Weak Pull-up/Pull-down Resistances for MSIOD I/O Bank . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

Schmitt Trigger Input Hysteresis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

LVTTL/LVCMOS 3.3 V DC Recommended DC Operating Conditions (Applicable to MSIO I/O

Bank Only) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

LVTTL/LVCMOS 3.3 V Input Voltage Specification (Applicable to MSIO I/O Bank Only) . . . . . . . 24

LVCMOS 3.3 V DC Output Voltage Specification (Applicable to MSIO I/O Bank Only) . . . . . . . . . 24

LVTTL 3.3 V DC Output Voltage Specification (Applicable to MSIO I/O Bank Only) . . . . . . . . . . . 24

LVTTL/LVCMOS 3.3 V AC Maximum Switching Speed (Applicable to MSIO I/O Bank Only) . . . . 24

LVTTL/LVCMOS 3.3 V Receiver Characteristics for MSIO I/O Bank (Input Buffers) . . . . . . . . . . . 25

LVTTL/LVCMOS 3.3 V Transmitter Characteristics for MSIO I/O Bank (Output and

Tristate Buffers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

LVTTL/LVCMOS 3.3 V AC Test Parameter Specifications (Applicable to MSIO I/O Bank Only) . . 25

LVTTL/LVCMOS 3.3 V Transmitter Drive Strength Specifications for MSIO I/O Bank . . . . . . . . . . 25

LVCMOS 2.5 V DC Recommended DC Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

LVCMOS 2.5 V DC Input Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

LVCMOS 2.5 V DC Output Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

LVCMOS 2.5 V AC Minimum and Maximum Switching Speed . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

LVCMOS 2.5 V AC Calibrated Impedance Option . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

LVCMOS 2.5 V Receiver Characteristics (Input Buffers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

LVCMOS 2.5 V Transmitter Characteristics for DDRIO Bank (Output and Tristate Buffers) . . . . . 27

LVCMOS 2.5 V AC Test Parameter Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

LVCMOS 2.5 V Transmitter Drive Strength Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

LVCMOS 2.5 V Transmitter Characteristics for MSIO Bank (Output and Tristate Buffers) . . . . . . 28

LVCMOS 1.8 V DC Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

LVCMOS 1.8 V DC Input Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

LVCMOS 1.8 V DC Output Voltage Specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

DS0128 Datasheet Revision 11.0

推荐资源

采用HIP6301和HIP6601芯片的2相CPU电源电路

典型二高通滤波器电路

大电流稳压器电路

M50125P（）电视机30功能红外线遥控发射电路

玩具模型路标指示电路

检修电话机用的直流电源和振铃信号电路电路图

世界速度最快相机诞生可用于探测"流氓"癌细胞

　　据国外媒体报道，美国加州大学洛杉矶分校（UCLA）的工程师们近日研制出了一款世界上最快速的相机，可用于探测难以捉摸的“流氓”癌细胞。这一科研成果的研究报告发表在了最新一期的《美国国家科学院院刊》上。　　　　从大量各类正常细胞中识别和分离出一些罕见细胞对于某些疾病的早期发现、监测和治疗来说正在变得越来越重要。这些罕见细胞中，在体内自由移动的癌细胞就是一个很好的例子。通常情况...[详细]
我国空调市场空间与技术发展趋势分析

　　随着国家刺激消费政策不断推出，大型基础设施项目开工，加上我国全面建设小康社会战略的实施，城市化进程不断加快，建筑房地产行业将在较长时期内保持稳定增长态势，加之节能环保日益成为未来空调行业发展的趋势，未来中央空调行业尚有很大的发展空间。预计未来国内中央空调市场仍将以年均20%的速度增长。　　 1、户式中央空调　　未来户用中央空调面临较大发展机遇，户式中央空调的推出满足了高密度住宅和别墅住...[详细]
FlexRay?在汽车网络中的应用解决方案

您经常要给汽车刹车加制动液吗?需要抽出制动液，以确保制动液管中没有气体，虽然这些工作可能并不由车主亲自动手完成，但这个事实却证明，即使在更加现代化的电动液压制动系统中，我们仍然要忍受所谓的"湿"系统带来的困扰。随着"线控"技术的出现，我们将能使用重量轻、效率高、更简单的电子机械系统，如线控刹车技术(Brake-By-Wire)，取代笨重的液压系统和污秽的有毒液体，并彻底摆脱它们。但是，...[详细]
集成方式用于解决混合信号半导体的挑战

由于汽车与工业应用中的电子器件显著增多，因此在持续快速增长的中国电子工业中，汽车与工业市场仍然扮演着重要角色。　　值得注意的是，在电子设计方面，汽车与工业领域之间的共同要求越来越多。例如，由于传感器数量越来越多，现在这两个领域的许多应用都依赖于复杂的信息处理，同时，精确电机控制或者对继电器等机电执行元件的需求也已非常普遍。网络也是一个正在大幅度增长的领域。现在，汽车和工业设计中都采用...[详细]
RIM复苏秘密武器：8000万忠诚用户

黑莓9790在印尼发售时，雅加达有数千人在商场外排队等候　　北京时间7月12日凌晨消息，认为一家拥有近8000万名用户的公司已经陷入“死亡螺旋”听起来是件滑稽的事情，但这正是RIM目前所面临的处境。　　在RIM令人失望地蒙受了季度亏损、警告未来还将面临更多亏损、以及宣布推迟黑莓10智能手机的发布时间以后，许多人都正在质疑这家公司是否还具备继续运营下去的能力。在昨天召开的RIM年度股东大...[详细]
基于Blackfin 处理器的TFT LCD 驱动设计

长期以来，传统的掌上电脑(PDA)等小型手持式设备，由于硬件条件的限制，显示器件通常是单色 LCD，用户界面非常简单。随着高性能嵌入式处理器的普及和硬件成本的不断降低，嵌入式系统的功能也越来越强。在多媒体应用的推动下，彩色 LCD 开始应用到嵌入式系统中。新一代掌上电脑(PDA)多采用 TFT LCD 显示器件，支持彩色图形界面，图片显示和视频媒体播放。掌上电脑(PDA)的操作系统有微软 W...[详细]
飞兆半导体参展2012便携产品创新技术展

全球领先的高性能功率和移动产品供应商飞兆半导体公司(Fairchild Semiconductor)通过先进的工艺和封装技术，提供大量的功率、模拟和混合信号解决方案。公司将在2012年7月25至26日在深圳会展中心举办的便携产品创新技术展上，重点展示创新移动解决方案。飞兆半导体的展台号码为3B21。便携领域继续呈现高涨的需求，其中智能手机和平板电脑产品尤为突出。飞兆半导体通过高效率设计解决方...[详细]
现场总线技术在邯钢高炉改造中的应用

邯钢4#高炉自1993年投产至今，外部设备严重老化，热风炉原有的PLC控制系统TDC3000也经常出现模板损坏和通讯中断事故，急需改造。考虑到热风炉设备较为分散，而现场总线技术正适合于这种分散的、具有通信接口的现场受控设备的系统，所以决定引入现场总线技术对热风炉进行改造。现场总线改造方案 1 现场总线现场总线的概念是随着微电子技术的发展，数字...[详细]
王鲲：微软携手ARM或让英特尔大本营沦陷

最近几年，虽然英特尔仍然在桌面PC领域继续霸主地位，但行业整体的趋势当然毫无疑问集中在移动设备上，ARM强势的推进，不仅让英特尔想要在移动设备领域有所突破成为极其艰难的任务，并且英特尔自身已经开始面临非常严峻的问题。　　毫不夸张的说，英特尔所遇到的困局远比我们看到的要多得多也严重得多，英特尔自己或许已经非常清楚，但如何来应对，恐怕英特尔自己也难找头绪。　　一切从S...[详细]
罗姆开发出实现业界最小的待机电流6μA的车载用LDO稳压器

罗姆开发出实现了业界最小※的待机电流6μA的、耐压达50V的车载用LDO稳压器“BD7xxL2EFJ-C系列”。在车载用LDO稳压器（以下简称“车载用LDO”）领域，罗姆的开发一直领先于业界。此次，通过独创的电路设计，成功开发出待机电流比传统产品低80％的产品。本产品的面世，非常有助于汽车实现更低功耗。本产品于2012年5月份开始出售样品（样品价格：150日元），从2012年9月份开始暂以月...[详细]
超级电容集成优化混合动力公交车动力总成

天然资源的枯竭、空气污染、交通堵塞和矿物燃料价格的上涨等等问题，迫使社会和个人寻求替代运输工具。这当中就有用于公交车和卡车的混合电力、氢气和基于燃料电池的动力系统，例如ISE(San Diego, CA)从1996年以来所生产的那些。　　这些动力系统在整个汽车工业之所以受到欢迎，是因为它们提高了燃油效率，降低了有害排放。ISE公司专长于生产串联混合电力动力系统，其中的引擎完全与动力传动系统脱...[详细]
马达电磁兼容(EMC)的解决方法

马达，特别是带电刷的马达，会产生大量的噪声。电器要满足电磁兼容标准的要求，必须对这些噪声进行处理。解决电磁兼容的手段无非是电容、电感（扼流圈）、电源滤波器和接地。不幸的是，电磁兼容问题通常是在产品已彻底完成设计并组装完毕时发现。这时考虑电磁兼容是十分困难的。制造商不仅面临着时间上的紧迫而且项目预算已经用完，责任工程师已经调到其它项目上，不能随时解决有关的问题。解决这些问题的最好时机是在产品...[详细]
马云手机端野心:不屌小米欲比肩苹果安卓

时至今日，几乎所有人都认为，阿里巴巴在手机端的布局已经泯然众人矣——无甚创新，甚至在小米、360、盛大、百度、网易等的包抄下，显得略微的沉闷和保守。但是马云和阿里手机计划掌舵者的野心是不是就仅仅止步于与小米、奇虎之流抗衡呢？当然不是，这家最喜欢在新闻稿中提及“生态系统”的公司，依然没有泯灭其重构手机生态系统的野心，期望成为可以比肩苹果、安卓平台外的第三种力量。　　当然，这一切很难。在过去...[详细]
传言下月发布三星5.5寸Galaxy Note 2曝光

今天早些时候，韩国媒体带来最新消息称，除了 GALAXY S III ( 参数报价图片论坛软件 ) 外，三星另一部与新一代iPhone竞争的大作Galaxy Note 2也即将在下月亮相。　　一位三星内部的研发人员透露消息称，今年8月底在德国柏林举办的IFA 2012会展上，他们将会正式推出的Galaxy Note 2这款手机。　　虽然这位内部人士没有透露...[详细]
高品质的LED制造技术分析

LED制造商中只有一少部分能够制造出高品质的LED。对于只用作简单指示作用的应用，低品质的LED就足以满足要求了。但是在许多要求一致性、可靠性、固态指示或照明等领域里必须采用高品质的LED，特别是在恶劣环境下，例如在高速公路、军用/航空，以及工业应用等。　　在纽约地铁站等环境中，安全要求是很苛刻的，LED必须符合高质量的要求根本因素。　　区分LED质量高低的因素是哪些？如何说出...[详细]

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多