电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

8440259AK-05LF

产品描述clock synthesizer / jitter cleaner 9lvds/lvcmos output femto
产品类别半导体    其他集成电路(IC)   
文件大小311KB,共16页
制造商IDT(艾迪悌)
官网地址http://www.idt.com/
标准  
下载文档 选型对比 全文预览

8440259AK-05LF在线购买

供应商 器件名称 价格 最低购买 库存  
8440259AK-05LF - - 点击查看 点击购买

8440259AK-05LF概述

clock synthesizer / jitter cleaner 9lvds/lvcmos output femto

文档预览

下载PDF文档
PRELIMINARY
FEMTOCLOCK™ CRYSTAL/LVCMOS-TO-
LVDS/LVCMOS FREQUENCY SYNTHESIZER
ICS8440259-05
G
ENERAL
D
ESCRIPTION
The ICS8440259-05 is a 9 output synthesizer
optimized to generate Gigabit and 10 Gigabit Ether-
HiPerClockS™
net clocks and is a member of the HiPerClockS™
family of high performance clock solutions from IDT.
Using a 25MHz, 18pF parallel resonant crystal, the
device will generate 125MHz and 3.90625MHz clocks with mix-
ed LVDS and LVCMOS/LVTTL output levels. The ICS8440259-05
uses IDT’s 3
rd
generations low phase noise VCO technology and
can achieve <1ps typical rms phase jitter, easily meeting Ethernet
jitter requirements. The ICS8440259-05 is packaged in a small,
32-pin VFQFN package that is optimum for applications with
space limitations.
F
EATURES
Five differential LVDS outputs at 125MHz
Three LVCMOS/LVTTL single-ended outputs at 125MHz
One LVCMOS/LVTTL single-ended output at 3.90625MHz
Selectable crystal oscillator interface or LVCMOS/LVTTL
single-ended input and PLL bypass from a single select pin
VCO range: 490MHz - 680MHz
RMS phase jitter @ 125MHz, using a 25MHz crystal
(1.875MHz - 20MHz): 0.43ps (typical)
Full 3.3V supply mode
0°C to 70°C ambient operating temperature
Available in both standard (RoHS 5) and lead-free (RoHS6)
packages
IC
S
B
LOCK
D
IAGRAM
nPLL_BYPASS
Pullup
REF_CLK
Pulldown
25MHz
0
0
Q0
nQ0
Q1
nQ1
Q2
XTAL_IN
Phase
Detector
1
VCO
490-680MHz
÷5
1
OSC
XTAL_OUT
P
IN
A
SSIGNMENT
XTAL_OUT
REF_CLK
XTAL_IN
GND
V
DD
nc
32 31 30 29 28 27 26 25
Q4
Q0
nQ0
GND
Q1
nQ1
V
DDO
_
LVDS
Q2
nQ2
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16
V
DDO
_
LVDS
GND
nQ4
GND
nQ3
V
DD
Q3
Q4
ICS8440259-05
32-Lead VFQFN
5mm x 5mm x 0.75mm
package body
K Package
Top View
The Preliminary Information presented herein represents a product in pre-production. The noted characteristics are based on initial product characterization
and/or qualification. Integrated Device Technology, Incorporated (IDT) reserves the right to change any circuitry or specifications without notice.
IDT
/ ICS
LVDS/LVCMOS FREQUENCY SYNTHESIZER
nPLL_BYPASS
÷25
V
DDA
nQ2
Q3
nQ3
24
23
22
21
20
19
18
17
Q8
V
DDO
_
LVCMOS
Q7
GND
Q6
V
DDO
_
LVCMOS
Q5
GND
Q7
Q6
Q5
nQ4
÷32
Q8
1
ICS8440259AK-05 REV. C JUNE 5, 2007

8440259AK-05LF相似产品对比

8440259AK-05LF 8440259AK-05LFT
描述 clock synthesizer / jitter cleaner 9lvds/lvcmos output femto IC synthesizer 9output 32-vfqfpn
关于启动扇区代码
关于启动扇区代码有几个问题: 1、应当采用何种模式汇编?是不是tiny模式 2、链接时是不是要做成BIN格式 3、如果源ASM文件按照Tiny模式汇编,其中的过程调用能采用远调用吗?如果使用,会 ......
amos 嵌入式系统
modelsim se仿真altera atlpll方法
很久没发帖,来水一下。9128891289...
osoon2008 FPGA/CPLD
eeworld应该搞个芯币投资集市
eeworld应该搞个芯币投资集市,里面有10多,20种投资项目。会根据某种情况涨跌。那样好玩。比如现在开始一个什么DIY,该项目同时并入投资项目。大家就可以没事来点击。还会赚芯币。也好了解项目 ......
damiaa 为我们提建议&公告
颁奖:cruelfox实力霸屏!——ST蓝牙开发板低功耗挑战赛和评测活动(含源码)
活动详情:点此查看 评测内容汇总:点此查看 啦啦啦,年前先颁一个奖,年后再派发。想要来EEworld办公室自取的网友,提前和管仔QQ或者微信说一下,热烈欢迎来EEworld办公室坐一坐~~闲言少叙 ......
EEWORLD社区 意法半导体-低功耗射频
fatal error C1189: #error : Must define a target architecture.
D:\Program Files\Microsoft Visual Studio 8\VC\PlatformSDK\Include\winnt.h(670) : fatal error C1189: #error : Must define a target architecture. 下面是winnt.h中的一段代码: #de ......
可乐虎 嵌入式系统
哪位大虾有G5v-1继电器的应用电路图例?
我用的是74LS07的输出去驱动G5v-1,但具体的连接图不是很清楚。哪位有具体的应用电路图传一个上来吧,万分感谢~...
uwhe 单片机

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1538  236  2813  341  156  11  56  45  16  29 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved