电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

2007464-3

产品描述SFP+ 1x1 Cage Assy, PF,with Heatsink
产品类别连接器    连接器支架   
文件大小1MB,共4页
制造商TE Connectivity(泰科)
官网地址http://www.te.com
标准
下载文档 详细参数 选型对比 全文预览

2007464-3在线购买

供应商 器件名称 价格 最低购买 库存  
2007464-3 - - 点击查看 点击购买

2007464-3概述

SFP+ 1x1 Cage Assy, PF,with Heatsink

2007464-3规格参数

参数名称属性值
Brand NameTE Connectivity
是否无铅不含铅
是否Rohs认证符合
厂商名称TE Connectivity(泰科)
Reach Compliance Codecompliant
Factory Lead Time7 weeks
Samacsys DescriptionSFP+ 1x1 Cage Assy, PF,with Heatsink
连接器支架类型CONNECTOR ACCESSORY

文档预览

下载PDF文档
8
THIS DRAWING IS UNPUBLISHED.
RELEASED FOR PUBLICATION
BY -
ALL RIGHTS RESERVED.
7
20
6
5
4
3
LOC
2
DIST
1
REVISIONS
P
LTR
DESCRIPTION
DATE
DWN
APVD
C
COPYRIGHT
20
GP
11
00
PIN TYPE HEATSINK
CAGE ASSEMBLY
F3
REVISED PER ECO-18-008086
24MAY2018
IT
SH
11
1
FIN TYPE HEATSINK
CAGE ASSEMBLY
MATERIAL:
CAGE - 0.25mm THICK NICKEL SILVER ALLOY
HEATSINK - ALUMINUM
HEATSINK CLIP - STAINLESS STEEL
EMI SPRING(S) - COPPER ALLOY
FINISH:
HEATSINK - ELECTROLESS NICKEL
HEATSINK CLIP - PASSIVATE
EMI SPRING(S) - 0.8um MIN MATTE TIN OVER 0.8um MIN NICKEL,
NON-PLATED EDGES PERMISSIBLE.
HEATSINK CLIP
2007464-5
2007464-1
HEATSINK CLIP
D
2
D
3. MATES WITH SFP MSA COMPLIANT TRANSCEIVERS.
4
5
PADS AND VIAS CHASSIS GROUND.
DATUM AND BASIC DIMENSION ESTABLISHED BY CUSTOMER.
6. MINIMUM PC BOARD THICKNESS:
SINGLE SIDED = 1.50mm
DOUBLE SIDED = 3.00mm
7
REFERENCE APPLICATION SPEC. 114-13120, HOLE A, FOR
RECOMMENDED DRILL HOLE DIAMETER AND PLATING THICKNESS.
14 0.1
PORT OPENING
C
C
9
8.95 0.15
PORT OPENING
H MAX
9
( 12.9 )
( 3 ) TYP
APPROXIMATE LOCATION
OF DATE CODE
( 48.7 )
B
( 11.5 )
B
8
REFERENCE APPLICATION SPEC. 114-13120, HOLE C, FOR
RECOMMENDED DRILL HOLE DIAMETER AND PLATING THICKNESS.
DIMENSION APPLIES PRIOR TO INSERTION OF SFP MODULE.
9
10. CAGE ASSEMBLY, HEATSINK CLIP AND HEATSINK SHIPPED
ASSEMBLED.
11
HEAT SINK
1829903-2
1829904-2
1829905-2
2170426-4
2170427-4
2170428-4
REFERENCE PART NUMBERS:
= 4.2 HIGH - PCI,PIN TYPE
= 6.5 HIGH - SAN,PIN TYPE
= 13.5 HIGH - NETWORKING,PIN TYPE
= 4.2 HIGH - PCI,PIN TYPE
= 6.5 HIGH - SAN,PIN TYPE
= 13.5 HIGH - NETWORKING,PIN TYPE
W/O
( 14.5 )
W/O INSULATING TAPE
W/O INSULATING TAPE
W/O INSULATING TAPE
W/O INSULATING TAPE
W/O INSULATING TAPE
W/O INSULATING TAPE
DESCRIPTION
THIS DRAWING IS A CONTROLLED DOCUMENT.
DIMENSIONS:
TOLERANCES UNLESS
OTHERWISE SPECIFIED:
DWN
CHK
W/ INSULATING TAPE
INSULATING TAPE
13.5
22.8
22.8
15.8
13.5
22.8
22.8
15.8
13.5
H MAX
20NOV2007
20NOV2007
20NOV2007
NAME
NETWORKING
NETWORKING
SAN
PCI
PCI
2007464-9
2007464-8
2007464-7
2007464-6
2007464-4
2007464-3
2007464-2
2007464-1
PART
NUMBER
A
12. REMOVED
W/ INSULATING TAPE
NETWORKING
SAN
PCI
NETWORKING
2007464-5
A
APPLICATION
Z.M.REAM
M.R.SCHMITT
R.H.WERTZ
108-2364
TE Connectivity
mm
APVD
MATERIAL
0 PLC
1 PLC
2 PLC
3 PLC
4 PLC
ANGLES
FINISH
0.1
0.1
0.1
0.05
0.05
PRODUCT SPEC
APPLICATION SPEC
-
WEIGHT
114-13120
1
4805 (3/11)
2
-
Customer Drawing
A1
00779
SIZE
SFP+ 1X1 CAGE ASSEMBLY, PRESS-FIT
PRESS-FIT, EMI SPRINGS
WITH HEATSINK
CAGE CODE
DRAWING NO
RESTRICTED TO
2007464
SCALE
6:1
SHEET
1
OF
4
REV
-
F3

2007464-3相似产品对比

2007464-3 2007464-2
描述 SFP+ 1x1 Cage Assy, PF,with Heatsink SFP+ 1x1 Cage Assy, PF,with Heatsink
Brand Name TE Connectivity TE Connectivity
是否无铅 不含铅 不含铅
是否Rohs认证 符合 符合
Reach Compliance Code compliant compliant
Factory Lead Time 7 weeks 8 weeks
连接器支架类型 CONNECTOR ACCESSORY CONNECTOR ACCESSORY
现代nand flash的cache read操作的问题
请教大家一个关于现代nand flash的cache read操作的问题:资料中介绍说,采用cache read操作时可一次完成flash多块数据读取,而我在操作过程中(USB的DMA方式),出现了漏页数据现象,这是怎么 ......
yoyomomo 嵌入式系统
急!!!求助!在SOC系统运用APB总线实现数据传输。
模块1、2是8位寄存器,模块3是16位寄存器。将模块1、2中的数据通过APB总线传送到存储模块3中。APB桥通过选择信号分别选中两个模块,通过APB总线读取数据,数据读取完毕后选中模块3,将数据传输 ......
ge11232002 嵌入式系统
高手来看看这个震荡电路
本人这几天参考书上仿真了一个并联改进型电容三点式振荡电路,可以震荡,但波形总是负的,百思不得其解!高手指点一下,不胜感激!好了,上图……...
山鱼 模拟电子
怎么学习dsp啊?
各位高手,帮帮忙啊,导师让我坐一个项目,我得自己学习DSP?怎么学习啊,看见这些头都大了。...
gxg DSP 与 ARM 处理器
嵌入式5-20130131
课程安排 这一篇我先介绍一下牛耳的课程 第一篇:Linux shell编程 主要是Linux的常用命令的学习,和Linux系统的基础知识。 第二篇:c语言编程(环境:Linux,工具:gcc) 要求对c有一定 ......
zhaozhi0810 ARM技术
atmega16中延时设定时间怎么是实际延时的一半?
最近开始学习avr,网上atmega16视频多,所以就从它下手了。写了个灯闪烁的程序。用的WinAVR. #include <avr/io.h>#include <util/delay.h> int main(){ DDRD=0xFF;//PORTD口设为输出 ......
yanse51 Microchip MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 834  2060  2441  2557  581  37  25  8  13  47 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved