MAX6465XR45+T,MAX6465XR45+T pdf中文资料,MAX6465XR45+T引脚图,MAX6465XR45+T电路-Datasheet-电子工程世界

MAX6465XR45+T: 产品描述supervisory circuits single upower voltage monitor; 产品类别电源/电源管理电源电路; 文件大小179KB，共10页; 制造商Maxim(美信半导体); 官网地址https://www.maximintegrated.com/en.html; 标准

下载文档详细参数全文预览

MAX6465XR45+T概述

supervisory circuits single upower voltage monitor

参数名称	属性值
是否无铅	不含铅
是否Rohs认证	符合
厂商名称	Maxim(美信半导体)
零件包装代码	SOIC
包装说明	TSSOP,
针数	3
Reach Compliance Code	compliant
ECCN代码	EAR99
可调阈值	NO
模拟集成电路 - 其他类型	POWER SUPPLY SUPPORT CIRCUIT
JESD-30 代码	R-PDSO-G3
长度	2 mm
湿度敏感等级	1
信道数量	1
功能数量	1
端子数量	3
最高工作温度	125 °C
最低工作温度	-40 °C
封装主体材料	PLASTIC/EPOXY
封装代码	TSSOP
封装形状	RECTANGULAR
封装形式	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）	NOT SPECIFIED
认证状态	Not Qualified
座面最大高度	1.1 mm
最大供电电压 (Vsup)	6 V
最小供电电压 (Vsup)	1 V
标称供电电压 (Vsup)	3.6 V
表面贴装	YES
技术	BICMOS
温度等级	AUTOMOTIVE
端子形式	GULL WING
端子节距	0.65 mm
端子位置	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED
宽度	1.25 mm

Esp8266上执行sta_if.actice(True),就重启是怎么回事？: 前面执行了import networksta_if = network.WLAN(network.STA_IF) # create station interfacesta_if.active(True)# activateEsp8266上执行sta_if.actice(True),就重启是怎么回事？我下载的固件是esp8266-512k-20180628-v1.9.4-225-gd8dc918d...; david826 MicroPython开源版块

嵌入式Linux USB驱动开发之教你一步步编写USB驱动程序: [align=left][font=宋体]编写与一个[/font]USB[font=宋体]设备驱动程序的方法和其他总线驱动方式类似，驱动程序把驱动程序对象注册到[/font][font=Calibri]USB[/font][font=宋体]子系统中，稍后再使用制造商和设备标识来判断是否安装了硬件。当然，这些制造商和设备标识需要我们编写进[/font][font=Calibri]USB [/font...; jingcheng stm32/stm8

使用ping出现问题: -> ping "10.0.3.159",5,PING_OPT_SILENTundefined symbol: PING_OPT_SILENT是不是要包含什么组件才能使用呢?...; awwwcwwxf 嵌入式系统

沉入海底 2 年的微软数据中心浮出水面：故障率只有陆地上的 1/8，除了长点贝类和藻...: 来自：直观学机械、蓝点网综合整理2014年微软首次提出了水下数据中心概念，当时认为这个概念有望为沿海人口提供高速云服务，并节省能源。2015年，微软在太平洋开展为期105天的部署过程中证明了水下数据中心概念是切实可行的。2018年，微软把一个数据中心沉入苏格兰北部冰冷的海底。2020年9月份，微软将沉入海底经过两年试运行的数据中心从海床上捞了回来，研究人员对其进行了评估，得出的第一个结论就是：水...; eric_wang DIY/开源硬件专区

FPGA中dsp部分的问题: [i=s] 本帖最后由青城山下于 2014-12-18 19:07 编辑 [/i]FPGA芯片中DSP48A1模块，[color=#ff0000]MULT18X18[/color]是什么东西？求告诉CARRYINSELREG => 0,LEGACY_MODE => "[color=#ff0000]MULT18X18[/color]"，CREG => 1,MREG => 0,...; 青城山下 FPGA/CPLD

器件捷径: A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF AG AH AI AJ AK AL AM AN AO AP AQ AR AS AT AU AV AW AX AY AZ B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF BG BH BI BJ BK BL BM BN BO BP BQ BR BS BT BU BV BW BX BY BZ C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF CG CH CI CJ CK CL CM CN CO CP CQ CR CS CT CU CV CW CX CY CZ D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF DG DH DI DJ DK DL DM DN DO DP DQ DR DS DT DU DV DW DX DZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多