Datasheet> 器件分类 > 存储> 存储> 72T54252L5BBI

文档预览

72T54252L5BBI: 产品描述FIFO, 256KX10, 3.6ns, Synchronous/Asynchronous, CMOS, PBGA324; 产品类别存储存储; 文件大小549KB，共55页; 制造商IDT (Integrated Device Technology)

下载文档详细参数选型对比全文预览

72T54252L5BBI概述

FIFO, 256KX10, 3.6ns, Synchronous/Asynchronous, CMOS, PBGA324

72T54252L5BBI规格参数

参数名称	属性值
是否Rohs认证	不符合
厂商名称	IDT (Integrated Device Technology)
Reach Compliance Code	not_compliant
最长访问时间	3.6 ns
最大时钟频率 (fCLK)	200 MHz
JESD-30 代码	S-PBGA-B324
JESD-609代码	e0
内存密度	2621440 bit
内存集成电路类型	OTHER FIFO
内存宽度	10
湿度敏感等级	3
端子数量	324
字数	262144 words
字数代码	256000
工作模式	SYNCHRONOUS/ASYNCHRONOUS
最高工作温度	85 °C
最低工作温度	-40 °C
组织	256KX10
封装主体材料	PLASTIC/EPOXY
封装代码	BGA
封装等效代码	BGA324,18X18,40
封装形状	SQUARE
封装形式	GRID ARRAY
电源	2.5 V
认证状态	Not Qualified
最大待机电流	0.066 A
最大压摆率	0.42 mA
标称供电电压 (Vsup)	2.5 V
表面贴装	YES
技术	CMOS
温度等级	INDUSTRIAL
端子面层	Tin/Lead (Sn63Pb37)
端子形式	BALL
端子节距	1 mm
端子位置	BOTTOM
Base Number Matches	1

文档预览

下载PDF文档

全文
预览

2.5V QUAD/DUAL TeraSync™ DDR/SDR FIFO

x10 QUAD FIFO or x10/x20 DUAL FIFO CONFIGURATIONS

32,768 x 10 x 4/32,768 x 10 x 2

65,536 x 10 x 4/65,536 x 10 x 2

131,072 x 10 x 4/131,072 x 10 x 2

IDT72T54242

IDT72T54252

IDT72T54262

FEATURES

•

Choose from among the following memory organizations:

IDT72T54242 - 32,768 x 10 x 4/32,768 x 10 x 2

IDT72T54252 - 65,536 x 10 x 4/65,536 x 10 x 2

IDT72T54262 - 131,072 x 10 x 4/131,072 x 10 x 2

User Selectable Quad / Dual Mode - Choose between two or

four independent FIFOs

Quad Mode offers

- Eight discrete clock domain, (four write clocks & four read clocks)

- Four separate write ports, write data to four independent FIFOs

- 10-bit wide write ports

- Four separate read ports, read data from any of four independent FIFOs

- Independent set of status flags and control signals for each FIFO

Dual Mode offers

- Four discrete clock domain, (two write clocks & two read clocks)

- Two separate write ports, write data to two independent FIFOs

- 10-bit/20-bit wide write ports

- Two separate read ports, read data from any of two independent FIFOs

- Independent set of status flags and control signals for each FIFO

- Bus-Matching on read and write port x10/x20

- Maximum depth of each FIFO is the same as in Quad Mode

Up to 200MHz operating frequency max, 4 Gbps per FIFO (SDR)

and 8 Gbps per FIFO (DDR)

Double Data Rate, DDR is selectable, providing up to 400Mbps

bandwidth per data pin

User selectable Single or Double Data Rate modes on both the

write port(s) and read port(s)

All I/Os are LVTTL/ HSTL/ eHSTL user selectable

3.3V tolerant inputs in LVTTL mode

ERCLK and

EREN

Echo outputs on all read ports

Write enable

WEN

and Chip Select

WCS

input for each write port

Read enable

REN

and Chip Select

RCS

input for each read port

User Selectable IDT Standard mode (using

and

FF)

or FWFT

mode (using

and

OR)

Programmable Almost Empty and Almost Full flags per FIFO

Dedicated Serial Port for flag offset programming

Power Down pin minimizes power consumption

2.5V Supply Voltage

Available in a 324-pin PBGA, 1mm pitch, 19mm x 19mm

IEEE 1149.1 compliant JTAG port provides boundary scan function

Low Power, High Performance CMOS technology

Industrial temperature range (-40°C to +85°C)

FUNCTIONAL BLOCK DIAGRAMS

Quad Mode

RCLK0

REN0

RCS0

OE0

ERCLK0

EREN0

x10

FIFO 0

Data In

WCLK0

WEN0

WCS0

D[9:0]

x10

32,768 x 10

65,536 x 10

131,072 x 10

Q[9:0]

RCLK1

REN1

RCS1

OE1

ERCLK1

EREN1

FIFO 0

Data Out

FIFO 1

Data In D[19:10]

WCLK1

WEN1

WCS1

x10

32,768 x 10

65,536 x 10

131,072 x 10

FIFO 1

x10

FIFO 1

Q[19:10] Data Out

FIFO 2

Data In D[29:20]

WCLK2

WEN2

WCS2

x10

32,768 x 10

65,536 x 10

131,072 x 10

FIFO 2

RCLK2

REN2

RCS2

OE2

ERCLK2

EREN2

x10

Q[29:20]

RCLK3

REN3

RCS3

OE3

ERCLK3

EREN3

FIFO 2

Data Out

FIFO 3

Data In D[39:30]

WCLK3

WEN3

WCS3

x10

32,768 x 10

65,536 x 10

131,072 x 10

FIFO 3

x10

Q[39:30]

EF0/OR0

PAE0

EF1/OR1

PAE1

EF2/OR2

PAE2

EF3/OR3

PAE3

FIFO 3

Data Out

FF0/IR0

PAF0

FF1/IR1

PAF1

FF2/ IR2

PAF2

FF3/IR3

PAF3

Read Port

Flag Outputs

IDT and the IDT logo are registered trademarks of Integrated Device Technology, Inc. The TeraSync is a trademark of Integrated Device Technology, Inc.

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES



2003

Write Port

Flag Outputs

6158 drw01

(See next page for Dual Mode)

DECEMBER 2003

DSC-6158/1

IDT72T54242/72T54252/72T54262 2.5V QUAD/DUAL TeraSync

™

DDR/SDR FIFO

32K x 10 x 4/32K x 10 x 2, 64K x 10 x 4/64K x 10 x 2 and 128K x 10 x 4/128K x 10 x 2

COMMERCIAL AND INDUSTRIAL

TEMPERATURE RANGES

List of Contents:

Features ......................................................................................................................................................................................................................... 1

Description ...................................................................................................................................................................................................................... 4

Pin Configuration ............................................................................................................................................................................................................. 6

Pin Descriptions ............................................................................................................................................................................................................ 7-9

Device Characteristics ................................................................................................................................................................................................... 11

DC Electrical Characteristics .......................................................................................................................................................................................... 12

AC Electrical Characteristics ........................................................................................................................................................................................... 13

AC Test Conditions ........................................................................................................................................................................................................ 14

Functional Description .............................................................................................................................................................................................. 16-21

Signal Descriptions ................................................................................................................................................................................................... 22-26

JTAG Timing Specifications ....................................................................................................................................................................................... 27-31

Tables:

Table 1 — Device Configuration .................................................................................................................................................................................... 16

Table 2 — Default Programmable Flag Offsets ................................................................................................................................................................ 16

Table 3 — Status Flags for IDT Standard mode ............................................................................................................................................................. 19

Table 4 — Status Flags for FWFT mode ........................................................................................................................................................................ 19

Table 5 — I/O Voltage Level Associations ....................................................................................................................................................................... 20

Table 6 — TSKEW Measurement .................................................................................................................................................................................. 26

Figures:

Figure 1. Quad/Dual Block Diagram ................................................................................................................................................................................ 5

Figure 2a. AC Test Load and Figure 2b. Lumped Capacitive Load, Typical Derating ...................................................................................................... 14

Figure 3. Programmable Flag Offset Programming Methods ........................................................................................................................................... 17

Figure 4. Offset Registers Serial Bit Sequence ................................................................................................................................................................ 18

Figure 5. Bus-Matching in Dual mode ............................................................................................................................................................................ 21

Figure 6. Echo Read Clock and Data Output Relationship .............................................................................................................................................. 26

Figure 7. Standard JTAG Timing ................................................................................................................................................................................... 27

Figure 8. JTAG Architecture ........................................................................................................................................................................................... 28

Figure 9. TAP Controller State Diagram ......................................................................................................................................................................... 29

Figure 10. Master Reset Timing ..................................................................................................................................................................................... 32

Figure 11. Partial Reset Timing ...................................................................................................................................................................................... 33

Figure 12. Write Cycle and Full Flag Timing (Quad mode, IDT Standard mode, SDR to SDR) ....................................................................................... 34

Figure 13. Write Cycle and Full Flag Timing (Quad mode, IDT Standard mode, DDR to DDR) ....................................................................................... 35

Figure 14. Write Cycle and Full Flag Timing (Dual mode, IDT Standard mode, DDR to SDR, x10 In to x20 Out) ............................................................ 36

Figure 15. Write Cycle and Full Flag (Dual mode, IDT Standard mode, SDR to DDR, x20 In to x10 Out) ....................................................................... 37

Figure 16. Write Cycle and Output Ready Timing (Quad mode, FWFT mode, SDR to SDR) .......................................................................................... 38

Figure 17. Write Cycle and Output Ready Timing (Quad mode, FWFT mode, DDR to DDR) .......................................................................................... 39

Figure 18. Read Cycle, Output Enable and Empty Flag Timing (Quad mode, IDT Standard mode, SDR to SDR) ........................................................... 40

Figure 19. Read Cycle, Output Enable and Empty Flag Timing (Quad mode, IDT Standard mode, DDR to DDR) .......................................................... 41

Figure 20. Read Cycle and Empty Flag Timing (Dual mode, IDT Standard mode, DDR to SDR, x20 In to x10 Out) ....................................................... 42

Figure 21. Read Cycle and Empty Flag Timing (Dual mode, IDT Standard mode, SDR to DDR, x10 In to x20 Out) ....................................................... 43

Figure 22. Read Timing and Output Ready Flag (Quad mode, FWFT mode, SDR to SDR) ........................................................................................... 44

Figure 23. Read Timing and Output Ready Timing (Quad mode, FWFT mode, DDR to DDR) ........................................................................................ 45

Figure 24. Read Cycle and Read Chip Select (Quad mode, IDT Standard mode, SDR to SDR) .................................................................................... 46

Figure 25. Read Cycle and Read Chip Select Timing (Quad mode, FWFT mode, SDR to SDR) .................................................................................... 47

Figure 26. Echo Read Clock and Read Enable Operation (Quad mode, IDT Standard mode, DDR to DDR) ................................................................. 48

Figure 27. Echo RCLK and Echo Read Enable Operation (Quad mode, FWFT mode, SDR to SDR) ............................................................................. 49

Figure 28. Echo Read Clock and Read Enable Operation (Quad mode, IDT Standard mode, SDR to SDR) .................................................................. 50

Figure 29. Loading of Programmable Flag Registers (IDT Standard and FWFT modes) ................................................................................................ 51

Figure 30. Reading of Programmable Flag Registers (IDT Standard and FWFT modes) ................................................................................................ 51

Figure 32. Synchronous Programmable Almost-Empty Flag Timing (Quad mode, IDT Standard and FWFT mode, SDR to SDR) ................................... 52

Figure 31. Synchronous Programmable Almost-Full Flag Timing (Quad mode, IDT Standard and FWFT mode, SDR to SDR) ....................................... 52

Figure 34. Asynchronous Programmable Almost-Empty Flag Timing (Quad mode, IDT Standard and FWFT mode, SDR to SDR) .................................. 53

Figure 33. Asynchronous Programmable Almost-Full Flag Timing (Quad mode, IDT Standard and FWFT mode, SDR to SDR) ...................................... 53

Figure 35. Power Down Operation ................................................................................................................................................................................ 54

72T54252L5BBI相似产品对比

	72T54252L5BBI	72T54242L5BBI
描述	FIFO, 256KX10, 3.6ns, Synchronous/Asynchronous, CMOS, PBGA324	FIFO, 128KX20, 3.6ns, Synchronous/Asynchronous, CMOS, PBGA324
是否Rohs认证	不符合	不符合
厂商名称	IDT (Integrated Device Technology)	IDT (Integrated Device Technology)
Reach Compliance Code	not_compliant	not_compliant
最长访问时间	3.6 ns	3.6 ns
最大时钟频率 (fCLK)	200 MHz	200 MHz
JESD-30 代码	S-PBGA-B324	S-PBGA-B324
JESD-609代码	e0	e0
内存密度	2621440 bit	1310720 bit
内存集成电路类型	OTHER FIFO	OTHER FIFO
内存宽度	10	20
湿度敏感等级	3	3
端子数量	324	324
字数	262144 words	131072 words
字数代码	256000	128000
工作模式	SYNCHRONOUS/ASYNCHRONOUS	SYNCHRONOUS/ASYNCHRONOUS
最高工作温度	85 °C	85 °C
最低工作温度	-40 °C	-40 °C
组织	256KX10	128KX20
封装主体材料	PLASTIC/EPOXY	PLASTIC/EPOXY
封装代码	BGA	BGA
封装等效代码	BGA324,18X18,40	BGA324,18X18,40
封装形状	SQUARE	SQUARE
封装形式	GRID ARRAY	GRID ARRAY
电源	2.5 V	2.5 V
认证状态	Not Qualified	Not Qualified
最大待机电流	0.066 A	0.066 A
最大压摆率	0.42 mA	0.42 mA
标称供电电压 (Vsup)	2.5 V	2.5 V
表面贴装	YES	YES
技术	CMOS	CMOS
温度等级	INDUSTRIAL	INDUSTRIAL
端子面层	Tin/Lead (Sn63Pb37)	Tin/Lead (Sn63Pb37)
端子形式	BALL	BALL
端子节距	1 mm	1 mm
端子位置	BOTTOM	BOTTOM

推荐资源

采用IR2155构成的高压钠灯电子镇流器电路图

4位LCD静态显示电路

单芯片的一致多处理(图): 随着SoC设计元件的出现，如MIPS32 1004K一致处理系统（CPS），单操作系统条件下的片上对称多处理（SMP）已经成为了一种真正的设计选择，而系统架构师也需要了解其优点和局限性。任务越多，越 ......; maker 单片机

MSP430怎么求两个方波上升沿的时间差？: 本人新手，问有两个方波输入到单片机中，怎么写程序，求出这两个方波的第一个上升沿之间的时间差？求思路，最好有具体的程序...; granet991 微控制器 MCU

FPGA的ADC控制器: 这两个写了个AD1308的控制器程序，发现控制信号都正常但AD转换后低8位没有输出信号，程序如下 module ad1308(rst_n,clk_ADI,clk_100M,ADI1,ADI2, clk_ADO,EOC_L,EOLC_L,CHSHDN_L,SHDN,conv ......; rookiefx FPGA/CPLD

Slib_ClearScr()--44b0/2440的清显示缓冲区函数: Slib_ClearScr() { int i,j; for(j=0;j...; jacyko 嵌入式系统

NI技术资料超级全: 本帖最后由 littleshrimp 于 2014-9-27 08:26 编辑有网友说http://instruments.testmart.cn/里边有很多好资料。 173283 可就是下载起来太麻烦了，比如每次都要填写很多重复的信息。 17 ......; littleshrimp 机器人开发

1线通讯协议的c51例子程序: 1线通讯协议的c51例子程序...; wangwei20060608 51单片机

基于LDMOS的TD-SCDMA射频功率放大器

　　TD-SCDMA(时分同步码分多址接入)是第三代移动通信三大主流标准之一，是我国具有自主知识产权的通信标准，它标志着中国在移动通信领域已经进入世界先进行列，目前，TD-SCDMA的商用化进程正在顺利地进行之中。TD-SCDMA系统采用的是QPSK/8PSK调制，在高速的数据传输应用中，更是采用了如16QAM这样的调制方式。这些调制方式都属于非恒包络调制。由于调制信号在幅度和相位上都存在误差...[详细]
超声便携式设备的系统划分与趋势

　　上世纪90年代初，便携式电话风靡一时，随着电子技术的长足发展，现今的手机除了可以发送电子邮件和短信，还能拍照、查询股票价格、安排会议；当然，也可以同世界上任何地方的任何人通话。　　同样在医疗领域中，以前所谓的便携式超声系统曾装载在手推车上以便于拖拽；而今天的医用超声系统也在持续向小型化发展，并且被医生们称为“新型听诊器”。　　　　超声系统的便携式趋势　　　　由于超声的优...[详细]
医学超声成像

　　医学超声成像(超声检查、超声诊断学，sonography)是一种基于超声波的医学影像学诊断技术，使肌肉和内脏器官 - 包括其大小、结构和病理学病灶——可视化。产科超声检查在妊娠时的产前诊断广泛使用。　　超声频率的选择是对影像的空间分辨率和患者探查深度的折中。典型的诊断超声扫描操作采用的频率范围为2至13MHz。　　虽然物理学上使用的名词“超声”用于指所有频率在人耳听阈上限(20KH...[详细]
英飞凌首超意法瑞萨工业份额排名第一

　　据市场调研公司Semicast最近发表的研究报告，英飞凌（Infineon）首次在工业市场排名第一，超过了意法半导体（ST）和瑞萨（Renesas）科技。　　据这项反映2007年市场状况的研究报告，英飞凌的市场份额从上一年的6.4%上升到7.5%。意法半导体的份额则从7.8%降至7.0%。瑞萨科技的市场份额从5.4%提高到6.5%。德州仪器（TI）的市场从5.7%上升到6.3%，但它的排...[详细]
采用DSP和FPGA构建高速高精运动控制器

　　数字信号处理器具有高效的数值运算能力，并能提供良好的开发环境，而可编程逻辑器件具有高度灵活的可配置性。本文描述了通过采用TMS320C32浮点DSP和可编程逻辑器件(FPGA)的组合运用来构成高速高精运动控制器，该系统通过B样条插值算法对运动曲线进行平滑处理以及运用离散PID算法对运动过程加以控制。　　运动控制卡已经在数控机床、工业机器人、医用设备、绘图仪、IC电路制造设备、IC封装...[详细]
设计指南Q&A系列：数模转换器

　　数模转换器的作用　　真实世界的模拟信号，例如温度、压力、声音或者图像等，被不断转换成更容易储存、处理和发射的数字形式。但是在很多系统中，数字信息也必须重新转换成模拟信号来实现一些真实世界的功能。数模转换器(DAC)就可以做到这一点，而且它们的输出还可以用来驱动各种设备，例如扩音器、发动机、射频发射器和温度控制器等。　　DAC一般被放置在数字系统中。在数字系统中，一些真实世界的信号通过...[详细]
SynQor超小病人全接触型医疗电源模块

　　SynQor推出超小的病人全接触型400W医疗电源模块，该电源模块的封装为3×5×1.44，功率密度高达18.3W/立方英寸，转换效率达91%。　　SynQor通过推出首款专门针对医疗应用而研制的AC/DC电源模块，使得公司的多元化战略持续成功地延伸至新的医疗领域。ACuQor模块系列实现了在3×5×1.44有限尺寸上提供400W的有用功率。SynQor可以提供48V，36V or 24V的...[详细]
心电数字无线遥测系统的研制

　　引言无线遥测产品的市场发展迅速，最近业界也掀起了一场无线应用的革命，无线遥测技术已经成为产品竞争力的一个重要因素。从发展的角度来看，医疗监护产品的无线化、网络化是发展趋势，移动型、具备无线联网功能的监护产品将成为未来市场的主流，另外，TELEMEDICINE（远程医疗）的发展也将使无线监护与无线互联技术大有用武之地。无线应用的前景广阔，因此研制开发无线监护产品势在必行。 ...[详细]
几种新型的高性能生物电放大器

　　概述　　生物电信号十分微弱，在检测生物电信号的同时存在强大的干扰，因此，设计高质量的生物电放大器有许多技术困难。　　本文介绍了使用ADI公司生产的集成化仪用放大器和运算放大器，设计了几种新的结构形式的高性能生物电前置放大器。图1 生物电前置放大器设计应用一图2 生物电前置放大器设计应用二图3 生物电前置放大器设计应用三　　几种新型高性能生物...[详细]
手机芯片厂商寄望发货量在四季度反弹

就当前手机市场而言，全球范围内的几家手机制造商，包括诺基亚、三星电子、LG电子在内，今年二季季末手机发货量增长都明显放缓。二季度手机发货量放缓，可能成为积蓄力量的理由，但有部分手机芯片厂商认为，这对于眼下的第三季度并非是件好事，他们称，来自客户的反馈信息显示，今年第三季度全球手机市场发货量将低于5%，而在往年，这一比例通常高达20%。手机芯片供应商表示，目前他们对手机厂商的三季度库存尚不...[详细]
地面无线数字电视节目催熟平板电视市场

日前，上海地面无线电视数字电视节目正式开播，免费提供6套数字标清节目和1套高清节目。这对于深圳如箭在弦的地面数字信号开播进程来说，无疑又是一次催化剂。记者从市场了解到，不仅地面无线数字信号源对垒原有的有线电视，各类高清概念新品也在深圳展开拉锯战。业内预测，高清电视和数字电视一体机将会迎来井喷式的增长。无线电视对垒有线电视 “地面无线数字电视和现行的无线模拟电视相比，图像清晰而稳定，且可以在...[详细]
Intel将推袖珍迅驰2芯片组合面向超薄笔记本

　　英特尔将在短期内推出一款面向轻薄笔记本电脑的迅驰2芯片组合，为更多类似苹果MacBook Air超薄笔记本电脑的出现打开了大门。　　英特尔计划于8月份推出的袖珍版(SFF)迅驰2芯片占用的空间要比本周发布的迅驰2占用的空间小。SFF迅驰2使用的封装技术同英特尔在MacBook Air中使用的酷睿2双内核芯片的封装技术，能显著缩小处理器尺寸。　　英特尔新加坡分部客户端平台地区营销经理苏...[详细]
天威视讯机顶盒的快乐与沉思

前言加速发展的中国有线电视数字化进程受到了强有力政策的支持，推动了中国数字有线机顶盒市场增长。据最新研究报告显示，2007年底，中国有线数字电视电视用户数量达到2,796万户，有线电视数字化程度达到24%；2008年1季度，中国有线数字电视用户数量已经达到3195.18万户，有线电视数字化程度达到31.96%。2008年2季度，根据各地区有线电视网络公司规划，中国有线数字电视新增用户770....[详细]
电子压力控制器PID算法的研究(图)

　　随着自动控制技术的发展，精密气压产生与控制技术的应用越来越广泛。而传统的阀门控制器控制精度不够，运行速度缓慢，且价格昂贵，已不能满足这方面的要求。　　本文着重介绍一种了基于英飞凌XC164单片机和PI控制算法的电子压力控制器，以及借助此装置对实现精密压力控制的探索。　　自动选择系统组成与实现　　电子压力控制系统由供气设备、控制器、阀门、储气设备、传感器单元等部分构成。电子压力控...[详细]
英特尔计划未来推出最新无线上网芯片

　　全球半导体龙头英特尔(Intel)7月15日推出搭配最新WiMAX无线通讯功能的芯片--Centrino 2，在笔记型电脑即将取代桌上型电脑之际，切入最新无线上网应用技术来扩大销售。　　Centrino 2的推出已较原定时间延后数月，相较2003年第一代内建无线上网功能Centrino时的轰动上市，英特尔在全球同步推出Centrino 2，态度显得低调许多。　　IDC亚太区个人系统研...[详细]

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多