电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

510KAA-CBAG

产品描述osc prog 1.8V cmos 50ppm 3.2x5mm
产品类别无源元件   
文件大小1MB,共26页
制造商Silicon
标准  
下载文档 全文预览

510KAA-CBAG概述

osc prog 1.8V cmos 50ppm 3.2x5mm

文档预览

下载PDF文档
S i 5 1 0 / 5 11
C
R YS TA L
O
SCILLATOR
(XO) 100 kH
Z
Features
TO
250 MH
Z
Supports any frequency from
100 kHz to 250 MHz
Low jitter operation
2 to 4 week lead times
Total stability includes 10-year
aging
Comprehensive production test
coverage includes crystal ESR and
DLD
On-chip LDO regulator for power
supply noise filtering
3.3, 2.5, or 1.8 V operation
Differential (LVPECL, LVDS,
HCSL) or CMOS output options
Optional integrated 1:2 CMOS
fanout buffer
Runt suppression on OE and
power on
Industry standard 5 x 7 and
3.2 x 5 mm packages
Pb-free, RoHS compliant
–40
to 85
o
C operation
Si5602
Applications
SONET/SDH/OTN
Gigabit Ethernet
Fibre Channel/SAS/SATA
PCI Express
Ordering Information:
See page 14.
3G-SDI/HD-SDI/SDI
Telecom
Switches/routers
FPGA/ASIC clock generation
Pin Assignments:
See page 12.
Description
The Si510/511 XO utilizes Silicon Laboratories' advanced DSPLL technology
to provide any frequency from 100 kHz to 250 MHz. Unlike a traditional XO
where a different crystal is required for each output frequency, the Si510/511
uses one fixed crystal and Silicon Labs’ proprietary DSPLL synthesizer to
generate any frequency across this range. This IC-based approach allows
the crystal resonator to provide enhanced reliability, improved mechanical
robustness, and excellent stability. In addition, this solution provides superior
supply noise rejection, simplifying low jitter clock generation in noisy
environments. Crystal ESR and DLD are individually production-tested to
guarantee performance and enhance reliability. The Si510/511 is factory-
configurable for a wide variety of user specifications, including frequency,
supply voltage, output format, output enable polarity, and stability. Specific
configurations are factory-programmed at time of shipment, eliminating long
lead times and non-recurring engineering charges associated with custom
frequency oscillators.
OE
1
4
V
DD
GND
2
3
CLK
Si510 (CMOS)
NC
OE
GND
1
2
3
6
5
4
V
DD
CLK–
CLK+
Functional Block Diagram
V
DD
OE
Si510(LVDS/LVPECL/HCSL/
Dual CMOS)
OE
OE
1
1
2
2
3
3
6
6
5
5
4
4
V
DD
V
DD
CLK–
CLK–
CLK+
CLK+
Low Noise Regulator
Fixed
Frequency
Oscillator
Any-Frequency
0.1 to 250 MHz
DSPLL
®
Synthesis
CLK+
CLK–
NC
NC
GND
GND
GND
Si511(LVDS/LVPECL/HCSL/
Dual CMOS)
Rev. 1.2 7/15
Copyright © 2015 by Silicon Laboratories
Si510/511
晒一晒收到的奖品
晒晒今天收到的小奖品,旅行插座,这是一个插座转换头,感觉还不错,以后出门维修可以带着它了 277402 277401 277400 277403 ...
yjtyjt 聊聊、笑笑、闹闹
如何把应用程序编译到wince内核中
我想把用evc编写的应用程序编译到内核中。目前我查到两方法。一种是修改配置文件,在projece.bib文件的module下写入我的路径和可执行文件。另一种是用cec编辑器之成组件,在添加到内核中。但是 ......
cncdrawer 嵌入式系统
【小梅哥SoC】如何查看SoC FPGA的系统中FPGA侧添加的GPIO的编号并使用中断
将Intel SoC FPGA的开发方法详细系统的整理出来,小梅哥一直在努力。(YY自嗨一把)。 问题描述 之前因为中断号的问题,卡了几年。对于ARM侧自己的GPIO,都有一个计算公式可以算出 ......
小梅哥 FPGA/CPLD
在Windows下设置cygwin虚拟Linux环境如何使用rpm命令
在Windows上安装了cygwin使用rpm命令出现错误“command not find”. 有没有办解决?如何设置如何解决? 谢谢!...
polo_dai Linux开发
背后的利益: 对整治SP的深度分析.
为了配合信息产业部“治理和规范移动信息服务业务资费和收费行为专项活动”,最近一段时间中国移动接连推出“11条军规”、“二次确认”等严历措施。对于这些整治措施,不少SP们搞得很紧张,但也 ......
kankan 无线连接
几款经典的LPC213x/LPC214x开发板原理图
最近在网络上找到了几款经典的LPC213x/LPC214x开发板原理图,感觉非常专业,所以发上来大家分享。 49432 本帖最后由 zhaojun_xf 于 2010-7-6 09:08 编辑 ]...
zhaojun_xf 单片机

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1066  1804  2807  2515  612  52  53  13  29  42 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved