MT46V64M8P-5B L IT:J,MT46V64M8P-5B L IT:J pdf中文资料,MT46V64M8P-5B L IT:J引脚图,MT46V64M8P-5B L IT:J电路-Datasheet-电子工程世界

Datasheet> 器件分类 > 存储> MT46V64M8P-5B L IT:J

文档预览

MT46V64M8P-5B L IT:J: 产品描述IC ddr sdram 512mbit 5ns 66tsop; 产品类别存储; 文件大小2MB，共93页; 制造商Micron(美光); 官网地址http://www.micron.com/; 标准

下载文档全文预览

MT46V64M8P-5B L IT:J概述

IC ddr sdram 512mbit 5ns 66tsop

文档预览

下载PDF文档

全文
预览

512Mb: x4, x8, x16 DDR SDRAM

Features

Double Data Rate (DDR) SDRAM

MT46V128M4 – 32 Meg x 4 x 4 banks

MT46V64M8 – 16 Meg x 8 x 4 banks

MT46V32M16 – 8 Meg x 16 x 4 banks

Features

• V

= 2.5V ±0.2V, V

DDQ

= 2.5V ±0.2V

= 2.6V ±0.1V, V

DDQ

= 2.6V ±0.1V (DDR400)

• Bidirectional data strobe (DQS) transmitted/

received with data, i.e., source-synchronous data

capture (x16 has two – one per byte)

• Internal, pipelined double-data-rate (DDR)

architecture; two data accesses per clock cycle

• Differential clock inputs (CK and CK#)

• Commands entered on each positive CK edge

• DQS edge-aligned with data for READs; center-

aligned with data for WRITEs

• DLL to align DQ and DQS transitions with CK

• Four internal banks for concurrent operation

• Data mask (DM) for masking write data

(x16 has two – one per byte)

• Programmable burst lengths: 2, 4, or 8

• Auto refresh

–

64ms, 8192-cycle

• Longer-lead TSOP for improved reliability (OCPL)

• 2.5V I/O (SSTL_2 compatible)

• Concurrent auto precharge option is supported

•

RAS lockout supported (

RAP =

RCD)

Options

• Configuration

–

128 Meg x 4 (32 Meg x 4 x 4 banks)

–

64 Meg x 8 (16 Meg x 8 x 4 banks)

–

32 Meg x 16 (8 Meg x 16 x 4 banks)

• Plastic package

–

66-pin TSOP

–

66-pin TSOP (Pb-free)

–

60-ball FBGA (10mm x 12.5mm)

–

60-ball FBGA (10mm x 12.5mm) (Pb-free)

–

60-ball FBGA (8mm x 12.5mm)

–

60-ball FBGA (8mm x 12.5mm) (Pb-free)

• Timing – cycle time

–

5ns @ CL = 3 (DDR400)

–

6ns @ CL = 2.5 (DDR333) (FBGA only)

–

6ns @ CL = 2.5 (DDR333) (TSOP only)

• Self refresh

–

Standard

–

Low-power self refresh

• Temperature rating

–

Commercial (0°C to +70°C)

–

Industrial (–40°C to +85°C)

• Revision

–

x4, x8, x16

–

x4, x8, x16

Marking

128M4

64M8

32M16

-5B

-6

-6T

None

Notes: 1. DDR400 devices operating at < DDR333

conditions can use V

DDQ

= 2.5V +0.2V.

2. Available only on Revision F.

3. Available only on Revision J.

Table 1:

Key Timing Parameters

CL = CAS (READ) latency; data-out window is MIN clock rate with 50% duty cycle at CL = 2, CL = 2.5, or CL = 3

Speed

Grade

-5B

-6

-75E/-75Z

-75

Clock Rate (MHz)

CL = 2

133

100

CL = 2.5

167

133

CL = 3

200

n/a

Data-Out

Window

1.6ns

2.1ns

2.0ns

2.5ns

Access

Window

±0.70ns

±0.75ns

DQS–DQ

Skew

0.40ns

0.45ns

0.50ns

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

512Mb_DDR_x4x8x16_D1.fm - 512Mb DDR: Rev. Q; Core DDR Rev. E 7/11 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

512Mb: x4, x8, x16 DDR SDRAM

Table of Contents

State Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

General Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

Functional Block Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6

Pin and Ball Assignments and Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8

Package Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12

Electrical Specifications – I

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

Electrical Specifications – DC and AC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20

Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37

Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45

DESELECT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

NO OPERATION (NOP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

LOAD MODE REGISTER (LMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

ACTIVE (ACT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

PRECHARGE (PRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

BURST TERMINATE (BST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

AUTO REFRESH (AR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54

INITIALIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54

REGISTER DEFINITION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57

ACTIVE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .62

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .74

PRECHARGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87

AUTO REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90

Power-down (CKE Not Active) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

512Mb_DDRTOC.fm - 512Mb DDR: Rev. Q; Core DDR Rev. E 7/11 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

512Mb: x4, x8, x16 DDR SDRAM

Functional Description

The DDR SDRAM uses a double data rate architecture to achieve high-speed operation.

The double data rate architecture is essentially a 2n-prefetch architecture with an inter-

face designed to transfer two data words per clock cycle at the I/O pins. A single read or

write access for the DDR SDRAM effectively consists of a single 2n-bit-wide, one-clock-

cycle data transfer at the internal DRAM core and two corresponding

n-bit-wide,

one-

half-clock-cycle data transfers at the I/O pins.

A bidirectional data strobe (DQS) is transmitted externally, along with data, for use in

data capture at the receiver. DQS is a strobe transmitted by the DDR SDRAM during

READs and by the memory controller during WRITEs. DQS is edge-aligned with data for

READs and center-aligned with data for WRITEs. The x16 offering has two data strobes,

one for the lower byte and one for the upper byte.

The DDR SDRAM operates from a differential clock (CK and CK#); the crossing of CK

going HIGH and CK# going LOW will be referred to as the positive edge of CK.

Commands (address and control signals) are registered at every positive edge of CK.

Input data is registered on both edges of DQS, and output data is referenced to both

edges of DQS, as well as to both edges of CK.

Read and write accesses to the DDR SDRAM are burst oriented; accesses start at a

selected location and continue for a programmed number of locations in a programmed

sequence. Accesses begin with the registration of an ACTIVE command, which may then

be followed by a READ or WRITE command. The address bits registered coincident with

the ACTIVE command are used to select the bank and row to be accessed. The address

bits registered coincident with the READ or WRITE command are used to select the bank

and the starting column location for the burst access.

The DDR SDRAM provides for programmable READ or WRITE burst lengths of 2, 4, or 8

locations. An auto precharge function may be enabled to provide a self-timed row

precharge that is initiated at the end of the burst access.

As with standard SDR SDRAMs, the pipelined, multibank architecture of DDR SDRAMs

allows for concurrent operation, thereby providing high effective bandwidth by hiding

row precharge and activation time.

An auto refresh mode is provided, along with a power-saving power-down mode. All

inputs are compatible with the JEDEC standard for SSTL_2. All full-drive option outputs

are SSTL_2, Class II compatible.

General Notes

• The functionality and the timing specifications discussed in this data sheet are for the

DLL-enabled mode of operation.

• Throughout the data sheet, the various figures and text refer to DQs as “DQ.” The DQ

term is to be interpreted as any and all DQ collectively, unless specifically stated

otherwise. Additionally, the x16 is divided into two bytes, the lower byte and upper

byte. For the lower byte (DQ[7:0]) DM refers to LDM and DQS refers to LDQS. For the

upper byte (DQ[15:8]) DM refers to UDM and DQS refers to UDQS.

• Complete functionality is described throughout the document and any page or

diagram may have been simplified to convey a topic and may not be inclusive of all

requirements.

• Any specific requirement takes precedence over a general statement.

PDF: 09005aef80768abb/Source: 09005aef82a95a3a

DDR_x4x8x16_Core1.fm - 512Mb DDR: Rev. Q; Core DDR Rev. E 7/11 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

推荐资源

安防战友：年终奖集结号~~~: 都说做工程苦，做工程累，但是到了年底，往往会有些回报吧！大家不妨大胆预测下，自己的年终奖会是多少？ PS:心态一定要平和哦，如果公司多给了，就说明领导宅心仁厚，如果给少了，也 ......; banana 工业自动化与控制

下拉列表框的问题: 我现在用STM32F767驱动7寸屏。屏幕上显示了一个下拉列表框，点击列表框中的元素，发现反应很迟钝，按好多下才能有反应。如何解决这个问题呀？谢谢！ ...; chenbingjy 实时操作系统RTOS

【STM32F769Discovery开发板试用】搭建开发环境&驱动液晶屏显示点阵字符&触摸屏驱动: 收到开发板已经有一段时间了，由于忙于NXP项目，一直没时间发帖，现在开始陆续补上。 STM32F769Discovery开发板是ST官方推出的功能齐全的评估开发板，相关的资料和例程也是非常完善的，因此 ......; donatello1996 测评中心专版

创龙TMS320C6748开发板———UART寄存器介绍及程序: 1、UART寄存器 (1)、FIFO控制寄存器（FCR） RXFIFTL：接收FIFO中断触发(当FIFO中的数据量刚到达所要求（trigger level）的时候会产生中断); DMAMODE1:如果FIFO使能的话此位可以使能DMA模式。 ......; Aguilera DSP 与 ARM 处理器

关于.net framework compact的安装问题: 小弟现在有一台wince4.2的手持机上没有安装.net framework compact1.1导致下载下的程序无法运行。但那台机器开发用的usb接口坏了，所以无法用MicrosoftActiveSync同步，只能用Ymodem通过超级终 ......; wode3000 嵌入式系统

c语言有什么用呢？好不好学。: 最近想学下C语言，不知道C语言好不好学，还有学会了能干什么？ ...; 爱吐泡泡的鱼聊聊、笑笑、闹闹

单片机STM32的5个时钟源知识

　　众所周知STM32有5个时钟源HSI、HSE、LSI、LSE、PLL，其实他只有四个，因为从上图中可以看到PLL都是由HSI或HSE提供的。　　其中，高速时钟(HSE和HSI)提供给芯片主体的主时钟.低速时钟(LSE和LSI)只是提供给芯片中的RTC(实时时钟)及独立看门狗使用，图中可以看出高速时钟也可以提供给RTC。　　内部时钟是在芯片内部RC振荡器产生的，起振较快，所以时钟在芯片刚上...[详细]
变电站高清智能视频监控解决方案

近几年来，随着IEC61850标准的应用和光电互感器的研发和投入使用，数字化变电站概念已在工程实践中得到应用，全国已建成一定数量的数字化变电站，数字化变电站试点工作也在开展。而我国智能电网的研究已经启动，作为电网重要组成部分，数字化变电站领域的研究和试点工作也将为智能电网的发展打下基础。数字化变电站使变电站的所有信息采集、传输、处理、输出过程由过去的模拟信息转换为数字信息，并建立与之相适应...[详细]
全域800V+大电池+全温域5C超充岚海智混技术发布

8月22日，岚图汽车通过线上直播形式正式发布了岚海智混技术。这一项融合了全域800V高压系统、全温域5C超充、63kWh超大电池于一体的智能混动技术，重新定义了混动技术的天花板，实现中国新能源汽车在混动领域的重大技术突破。技术破局，以创新引领混动行业变革中国新能源汽车产业走过了一条从政策驱动到市场驱动、从技术引进到自主研发的跃升之路。混动技术作为过渡阶段的关键路径，经历了四个阶...[详细]
STM32串口USART的使用方法和程序

通用同步异步收发器（USART）提供了一种灵活的方法来与使用工业标准NR 异步串行数据格式的外部设备之间进行全双工数据交换。 USART利用分数波特率发生器提供宽范围的波特率选择，支持同步单向通信和半双工单线通信。 1、STM32固件库使用外围设备的主要思路在STM32中，外围设备的配置思路比较固定。首先是使能相关的时钟，一方面是设备本身的时钟，另一方面如果设备通过IO口输出还需要使能IO口的...[详细]
零基础入门stm32基本定时器详解

一、基本定时器介绍在STM32中，基本定时器有TIM6、TIM7等。基本定时器主要包含时基单元，提供16位的计数，能计数0~65535。基本定时器除了计数功能以外，还能输出给DAC模块一个TRGO信号。基本定时器框图如下：二、时基单元介绍 STM32的所有定时器都具备时基单元，时基单元的功能就是简单的计数，即计数时钟源TMxCLK的脉冲个数，这个时钟源来至APB1总线。高...[详细]
STM32定时器输入捕获功能应用——超声波模块

一、工作原理输入捕获是STM32单片机定时器的一项重要的功能，应用很广泛，常用于测量脉冲宽度，周期等。超声波模块测距的原理是：单片机给超声波模块（我用到的超声波模块型号是HC-SR04，下面简称HC-SR04）发送一个大于10us的高电平，触发HC-SR04发出8个40kHz的方波，并自动检测是否有信号返回，如果有信号返回，就会通过Echo对单片机输出一个高电平，高电平的持续时间就是超声波从...[详细]
家电操作：安全第一

　您是否曾听说过“疯狂电器”的故事?比如微波炉自动启动;烤箱不需要任何人工指令就能启动预热功能。无线电和电磁接口在我们的世界里无所不在，因此确保家用电器的安全操作已变得越来越重要，这样我们才可以确信一家人外出度假时，烤箱不会烧毁房屋。　　IEC/UL 60730标准是由国际电工技术委员会(IEC)专门针对家电设备中的自动电气控制单元而制定的一套安全要求。该标准对家用电器的机械、电气、电子、...[详细]
汽车电子的关键是什么

车辆采用的电子系统IC复杂性逐渐提高，希望借由执行人工智能（AI）算法控制自驾功能，同时也需满足《道路车辆功能安全ISO 26262》标准（以下简称《ISO 26262》）要求。因此，IC设计公司也正快速采用完整性的测试解决方案，以便达到相关标准要求。确保车辆电子能稳定的作法之一就是在功能运转期间执行定期测试，也就是在逻辑与存储器利用内建自我测试（Built-in Self Test;BI...[详细]
AI演进：推动5G与Wi-Fi连接方式的变革

通过高通X85 5G调制解调器及射频和高通FastConnect 7900移动连接系统支持的AI连接技术，蜂窝网络与Wi-Fi网络之间可实现无缝切换，从而提升游戏和视频通话等应用的实时性能表现。 AI通过智能管理网络切换并优先处理Zoom、WhatsApp等OTT服务的流量，降低移动游戏时延、防止视频通话中断，从而显著增强用户体验。 AI可同时优化性能和效率，根据应用程序的需求动...[详细]
人机界面和触摸屏的区别？

人机界面：指人操作PLC的一个平台，该平台提供了一个程序与人的接口，是人与计算机之间传递、交换信息的媒介和对话接口，是计算机系统的重要组成部分。它实现信息的内部形式与人类可以接受形式之间的转换。凡参与人机信息交流的领域都存在着人机界面。触摸屏是PLC人机界面的一种。人通过触摸屏幕上的按钮等就可以调整参数或监视参数。但人机界面不一定全部是触摸屏的,有的是在操作面板上安装了若干个按钮,人通过按钮来...[详细]
福特公开全宽侧帘式安全气囊专利

福特公开的一项专利提出将传统分段侧气帘替换为一体化的全宽侧帘式气囊，该气囊横跨整车侧面，可在前后车门区域同时展开，为所有乘员在侧向撞击发生的瞬间提供连续的保护屏障。图片来源：FORD AUTHORITY 该设计依托车内传感器的碰撞预判能力快速触发，旨在减少头部、胸腹与车门硬件接触造成的二次伤害；同时，气囊的整体式结构便于与现代化座舱布局、可变座椅和自动驾驶场景中的非传统座椅配置协同工作...[详细]
1--STM32 ADC1与ADC2 16通道DMA采集笔记

最近在搞ADC，网上还是很多资源的，以下为参考链接： 1、对STM32 ADC单次转换模式连续转换模式扫描模式的理解： https://www.cnblogs.com/zhanghankui/p/5192324.html/ 2、STM32F103ADC的工作模式和触发方式的探索与理解： http://www.stmcu.org.cn/module/forum/thread-598744-1...[详细]
【节能学院】智能马达保护器在有色冶金行业中的应用

前言低压电动机作为有色冶炼企业底层大量使用的设备，其异常运行不仅影响冶炼厂的正常生产，还会威胁到人的生命安全，因此为电动机设置合适而又全面的保护至关重要。智能电动机保护器集保护、遥测、通信、遥控、显示等功能于一体，是目前功能最全面的电动机保护设备，能最大限度保证设备运行的安全可靠性，从而实现智能化和高精度保护，同时还能对电动机的状态进行全面监控。电动机过载保护设备的发展 1.1热继电器 ...[详细]
基于FPGA多路机载冗余图像处理系统的设计与实现

0 引言 DVI(数字视频接口)是当前数字显示领域研究和应用的热点，面向DVI输出的视频处理技术不仅解决了显示器高分辨率、高刷新率等问题，而且提高了稳定性和显示性能，并进一步降低了平板显示器的成本。因此，面向DVI输出的视频控制器的研究具有十分重要的现实意义。根据DVI标准，一条TMDS通道可以达到165 MHz的工作频率和10 b接口，也就是可以提供1.65 Gb/s的带宽，这足以应付1...[详细]
10BASE-T1S 以太网如何简化汽车应用中的分区架构

摘要现代汽车力求提供和家里一样的舒适性和娱乐功能，因此，行业对电子控制单元(ECU)的需求呈现爆发式增长。然而，传统的总线技术和电气/电子（E/E）架构已经难以满足这种需求。本文探讨以太网技术如何革新汽车空间，塑造完全互联的智能体验。简介自从1968年大众汽车率先将电子控制单元(ECU)应用于汽车以来，这种控制车辆各个部件运行的装置便得到了迅速普及。为了让驾乘者在车内也能享受到...[详细]

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多