MT46V64M8FN-6 IT:F,MT46V64M8FN-6 IT:F pdf中文资料,MT46V64M8FN-6 IT:F引脚图,MT46V64M8FN-6 IT:F电路-Datasheet-电子工程世界

Datasheet> 器件分类 > 存储> MT46V64M8FN-6 IT:F

文档预览

MT46V64M8FN-6 IT:F: 产品描述IC ddr sdram 512mbit 6ns 60fbga; 产品类别存储; 文件大小2MB，共93页; 制造商Micron(美光); 官网地址http://www.micron.com/

下载文档全文预览

MT46V64M8FN-6 IT:F概述

IC ddr sdram 512mbit 6ns 60fbga

文档预览

下载PDF文档

全文
预览

512Mb: x4, x8, x16 DDR SDRAM

Features

Double Data Rate (DDR) SDRAM

MT46V128M4 – 32 Meg x 4 x 4 banks

MT46V64M8 – 16 Meg x 8 x 4 banks

MT46V32M16 – 8 Meg x 16 x 4 banks

Features

• V

= 2.5V ±0.2V, V

DDQ

= 2.5V ±0.2V

= 2.6V ±0.1V, V

DDQ

= 2.6V ±0.1V (DDR400)

• Bidirectional data strobe (DQS) transmitted/

received with data, i.e., source-synchronous data

capture (x16 has two – one per byte)

• Internal, pipelined double-data-rate (DDR)

architecture; two data accesses per clock cycle

• Differential clock inputs (CK and CK#)

• Commands entered on each positive CK edge

• DQS edge-aligned with data for READs; center-

aligned with data for WRITEs

• DLL to align DQ and DQS transitions with CK

• Four internal banks for concurrent operation

• Data mask (DM) for masking write data

(x16 has two – one per byte)

• Programmable burst lengths: 2, 4, or 8

• Auto refresh

–

64ms, 8192-cycle

• Longer-lead TSOP for improved reliability (OCPL)

• 2.5V I/O (SSTL_2 compatible)

• Concurrent auto precharge option is supported

•

RAS lockout supported (

RAP =

RCD)

Options

• Configuration

–

128 Meg x 4 (32 Meg x 4 x 4 banks)

–

64 Meg x 8 (16 Meg x 8 x 4 banks)

–

32 Meg x 16 (8 Meg x 16 x 4 banks)

• Plastic package

–

66-pin TSOP

–

66-pin TSOP (Pb-free)

–

60-ball FBGA (10mm x 12.5mm)

–

60-ball FBGA (10mm x 12.5mm) (Pb-free)

–

60-ball FBGA (8mm x 12.5mm)

–

60-ball FBGA (8mm x 12.5mm) (Pb-free)

• Timing – cycle time

–

5ns @ CL = 3 (DDR400)

–

6ns @ CL = 2.5 (DDR333) (FBGA only)

–

6ns @ CL = 2.5 (DDR333) (TSOP only)

• Self refresh

–

Standard

–

Low-power self refresh

• Temperature rating

–

Commercial (0°C to +70°C)

–

Industrial (–40°C to +85°C)

• Revision

–

x4, x8, x16

–

x4, x8, x16

Marking

128M4

64M8

32M16

-5B

-6

-6T

None

Notes: 1. DDR400 devices operating at < DDR333

conditions can use V

DDQ

= 2.5V +0.2V.

2. Available only on Revision F.

3. Available only on Revision J.

Table 1:

Key Timing Parameters

CL = CAS (READ) latency; data-out window is MIN clock rate with 50% duty cycle at CL = 2, CL = 2.5, or CL = 3

Speed

Grade

-5B

-6

-75E/-75Z

-75

Clock Rate (MHz)

CL = 2

133

100

CL = 2.5

167

133

CL = 3

200

n/a

Data-Out

Window

1.6ns

2.1ns

2.0ns

2.5ns

Access

Window

±0.70ns

±0.75ns

DQS–DQ

Skew

0.40ns

0.45ns

0.50ns

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

512Mb_DDR_x4x8x16_D1.fm - 512Mb DDR: Rev. Q; Core DDR Rev. E 7/11 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

512Mb: x4, x8, x16 DDR SDRAM

Table of Contents

State Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4

Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

General Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

Functional Block Diagrams. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6

Pin and Ball Assignments and Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8

Package Dimensions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12

Electrical Specifications – I

. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15

Electrical Specifications – DC and AC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .20

Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37

Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45

DESELECT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

NO OPERATION (NOP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

LOAD MODE REGISTER (LMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49

ACTIVE (ACT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .51

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .52

PRECHARGE (PRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

BURST TERMINATE (BST) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

AUTO REFRESH (AR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53

Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54

INITIALIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .54

REGISTER DEFINITION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .57

ACTIVE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .61

READ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .62

WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .74

PRECHARGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87

AUTO REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89

SELF REFRESH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90

Power-down (CKE Not Active) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92

PDF: 09005aef80a1d9d4/Source: 09005aef82a95a3a

512Mb_DDRTOC.fm - 512Mb DDR: Rev. Q; Core DDR Rev. E 7/11 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

512Mb: x4, x8, x16 DDR SDRAM

Functional Description

The DDR SDRAM uses a double data rate architecture to achieve high-speed operation.

The double data rate architecture is essentially a 2n-prefetch architecture with an inter-

face designed to transfer two data words per clock cycle at the I/O pins. A single read or

write access for the DDR SDRAM effectively consists of a single 2n-bit-wide, one-clock-

cycle data transfer at the internal DRAM core and two corresponding

n-bit-wide,

one-

half-clock-cycle data transfers at the I/O pins.

A bidirectional data strobe (DQS) is transmitted externally, along with data, for use in

data capture at the receiver. DQS is a strobe transmitted by the DDR SDRAM during

READs and by the memory controller during WRITEs. DQS is edge-aligned with data for

READs and center-aligned with data for WRITEs. The x16 offering has two data strobes,

one for the lower byte and one for the upper byte.

The DDR SDRAM operates from a differential clock (CK and CK#); the crossing of CK

going HIGH and CK# going LOW will be referred to as the positive edge of CK.

Commands (address and control signals) are registered at every positive edge of CK.

Input data is registered on both edges of DQS, and output data is referenced to both

edges of DQS, as well as to both edges of CK.

Read and write accesses to the DDR SDRAM are burst oriented; accesses start at a

selected location and continue for a programmed number of locations in a programmed

sequence. Accesses begin with the registration of an ACTIVE command, which may then

be followed by a READ or WRITE command. The address bits registered coincident with

the ACTIVE command are used to select the bank and row to be accessed. The address

bits registered coincident with the READ or WRITE command are used to select the bank

and the starting column location for the burst access.

The DDR SDRAM provides for programmable READ or WRITE burst lengths of 2, 4, or 8

locations. An auto precharge function may be enabled to provide a self-timed row

precharge that is initiated at the end of the burst access.

As with standard SDR SDRAMs, the pipelined, multibank architecture of DDR SDRAMs

allows for concurrent operation, thereby providing high effective bandwidth by hiding

row precharge and activation time.

An auto refresh mode is provided, along with a power-saving power-down mode. All

inputs are compatible with the JEDEC standard for SSTL_2. All full-drive option outputs

are SSTL_2, Class II compatible.

General Notes

• The functionality and the timing specifications discussed in this data sheet are for the

DLL-enabled mode of operation.

• Throughout the data sheet, the various figures and text refer to DQs as “DQ.” The DQ

term is to be interpreted as any and all DQ collectively, unless specifically stated

otherwise. Additionally, the x16 is divided into two bytes, the lower byte and upper

byte. For the lower byte (DQ[7:0]) DM refers to LDM and DQS refers to LDQS. For the

upper byte (DQ[15:8]) DM refers to UDM and DQS refers to UDQS.

• Complete functionality is described throughout the document and any page or

diagram may have been simplified to convey a topic and may not be inclusive of all

requirements.

• Any specific requirement takes precedence over a general statement.

PDF: 09005aef80768abb/Source: 09005aef82a95a3a

DDR_x4x8x16_Core1.fm - 512Mb DDR: Rev. Q; Core DDR Rev. E 7/11 EN

Micron Technology, Inc., reserves the right to change products or specifications without notice.

推荐资源

下载Pomona连接件产品目录，赢小米驱蚊器！: Pomona 是我们熟悉的福禄克（FLUKE）旗下公司，60多年来，Pomona 一向是可靠性和卓越价值的代名词。Pomona 始终坚持只使用最优质的材料，并根据现实应用量身打造，从而提供高品质的产品，由此建 ......; eric_wang 综合技术交流

WINCE5.0 /6.0 EBOOT启动有何异同?: 最近项目发生些意外,具体是因为2443的核心板原来使用的RAM是MobileDDR128MB,但是因为特殊情况改了普通DDR128MB的RAM后一直无法正常通过USB下载Stpldr/Eboot.bin/NK.bin WINCE6.0的项目在这种变 ......; 肖勇嵌入式系统

兼职：诚意找人编写PADS /AD电路设计的图书: 我们现有关于PADS /Altium Designer 电路设计的图书选题，诚找有写书意向的作者合作。要求作者有一些实战经验和写作资源，有一定的业余时间、能够保证写作进度。有意者请直接发信联系方 ......; 你是最美求职招聘

车用传感器发展驱动力及趋势: 一直以来，传感器技术就被广泛地应用在日常信息、通讯、汽车、医疗等外围精密设备上，其中又以汽车工业作为车用传感器产品最为突出，一般使用在车上的传感器是以行车计算机系统作为输入装置，它 ......; 1ying 汽车电子

【知识积累】8B/10B编码，高速串行编码（转）: 8B/10B编码（转） 8B/10B编码是目前高速串行通信中经常用到的一种编码方式，直观的理解就是把8bit数据编码成10bit来传输，为什么要引入这种机制呢？其根本目的是“直流平衡”。当高速串行 ......; Crazy_HUA FPGA/CPLD

元器件越小越好吗？: 也许在电子领域中能够排在欧姆定律之后，处于老二地位的就是摩尔定律了：芯片中可以集成的晶体管每经过两年左右就会增加一倍。既然芯片的物理尺寸大体保持不变，那么就意味着单个晶体管随着时间 ......; buildele 模拟电子

STM32F4编程手册学习2_内存模型

1. 内存映射 MCU将资源映射到一段固定的4GB可寻址内存上，如下图所示。内存映射将内存分为几块区域，每一块区域都有一个定义的内存类型，一些区域还有一些附加的内存类型。内存类型有以下几种： Normal 处理器可以为了性能而对访问该区域的任务进行重排序。 Device 处理器保证访问该内存的任务与其他访问Device或者Stronly-ordered内存的任务相对顺序不变。 Str...[详细]
新能源汽车的不稳定因素目前都有哪些

随着汽车的逐渐增多，环境压力也逐渐变得越来越大。也是这个时候，有人说新能源汽车节能环保，和传统用油的汽车有很大不同，这着实吸引了一大批受众。那么新能源到底能不能买呢？这个问题其实是非常困扰消费者的。如果你在北上广一线城市的话，新能源汽车是没有什么大问题的。毕竟现在的大环境下，大城市还是非常主要节能的，而新能源车牌也确实是一个非常有诱惑力的标签。但如果你所在的城市限行，上牌不需要摇号等，还是...[详细]
汽车网络安全破局之战：CyberMan 赋能信息安全高效开发与未来升级

随着科技的飞速发展，汽车智能化正在以前所未有的速度提升，这不仅增强了汽车的功能性和舒适性，同时也对网络安全提出了更高的要求。汽车智能化的提升，直接带动了网络安全需求的增长，传统依赖Excel、邮件流转与碎片化工具的网络安全流程已不堪重负。面对ISO/SAE 21434，UN R155/R156等全球性法规强制合规压力与日益复杂的攻击面，行业正陷入“合规成本激增、专业人才缺口扩大”的双...[详细]
新能源汽车是选择混动好还是纯电动好

我们在城市出行的时候，都会觉得电动汽车好处还是很多的，作为代步工具的它，也能够很好的完成自己的使命。现在大城市越来越多的小区有电动汽车专用车位，可以随时充电。当然这只是一种配套服务，真要使用起来可能一个星期才用充一次电，这也跟现在电动汽车的续航里程有直接的关系。很多人也禁不住为新能源汽车叫好，觉得很快就可以取代燃油汽车。不过我们却发现似乎还是我们国内非常热闹，在欧洲那些老牌汽车企业，在电动...[详细]
语音识别按识别器对使用者的适应情况分类

有限词汇识别按词汇表中字、词或短句个数的多少，大致分为：100以下为小词汇;100-1000为中词汇;1000以上为大词汇。无限词汇识别(全音节识别) 当识别基元为汉语普通话中对应所有汉字的可读音节时，则称其为全音节语音识别(音节字表：Lexicon)。全音节语音识别是实现无限词汇或中文文本输入的基础。 ...[详细]
“速度与激情“高清监控下双码流回放技术

今天的安防行业，已经进入所谓的大联网时代。许多企业特别是金融机构都已经建立了多级视频监控联网平台。利用遍布全国的网络，金融机构的总部可以随时调用各分支机构的监控录像。然而，在现实应用中，由于带宽的限制，许多企业在进行高清监控的情况下，就无法满足低网速下的远程调用需求。“速度与激情”在中国的安防行业似乎无法兼顾。鉴于这种情况，蓝色星际在国内率先推出了“双码流回放技术”，这种技术可实时导出高、低分辨...[详细]
小鹏汽车与芯联集成联合开发国内首个混合碳化硅产品实现量产

近日，小鹏汽车与芯联集成联合宣布，国内首个混合碳化硅产品已实现量产。该产品由小鹏汽车设计开发、芯联集成联合开发并量产落地。这一成果为提升新能源汽车的性能和降低成本开辟了新路径。碳化硅（SiC）材料因其卓越的物理特性，如更高的导热系数、击穿电压和开关速度，在功率半导体领域展现出巨大优势，成为推动新能源汽车技术进步和未来发展的关键方向。然而，较高的成本一直制约着碳化硅技术的广泛应用。...[详细]
整合芯片、软件及平台为一体的可穿戴式设计

For healthcare professionals, accurate diagnosis and treatment are crucial for a clear picture of a person's health. However, healthcare professionals often rely on tests at medical facilities, cli...[详细]
速腾聚创：ADAS激光雷达收入下降，但机器人业务扛起大旗

毛利率从去年上半年的13.6%跃升至25.9%，几乎同比翻倍。 8月21日，速腾聚创发布了中期业绩报告，其中毛利率的增长非常亮眼。财报显示，速腾聚创今年上半年收今年第二季度达到了27.7%。其中 ADAS 的毛利率为19.4%，机器人及其他为41.5%，毛利率已经连续第6个季度稳步上升。在电话会上，速腾聚创CEO邱纯潮在业绩会上透露，在L4全球领域的领先企业中，速腾聚创合作的...[详细]
消息称三星正为 2nm 尖端制程导入 Hyper Cell 技术

8 月 22 日消息，韩媒 Nate 当地时间 20 日报道称，三星电子正在向其当下最先进的 2nm 级制程工艺中导入 Hyper Cell 技术，力图以晶体管设计上的更大灵活性提升性能与能效表现，增强工艺在 AI / HPC 芯片代工市场的竞争力。单元 (Cell) 是半导体芯片设计中最基本的单位，而传统的标准单元具有相对固定的高度尺寸和排列方式（即所谓的 6T 库、7.5T 库）。三星的 ...[详细]
超拟人Eva上车，吉利要把汽车变成具身智能生命体！

2025年的汽车行业，正在迎来一场彻底的智能化洗牌。吉利在AI座舱领域想要做出变革：今后吉利的产品线中，将不存在不具备AI能力的传统智能座舱。这是一次“先破后立”。如何做到？吉利给出的答案是“全域AI”，并以此搭建了行业首个五层原生AI座舱架构。在这个架构中，硬件不再只是算力的堆砌，而是与大模型、情感计算、智能体生态深度融合，最终形成一个会思考、能理解、可陪伴的具身智能生命体。...[详细]
单片机开发过程中遇到的关于串口的若干问题

最近做了一个项目，涉及到了串口，本来以为像串口这种经常使用的通讯方式，开发起来应该是很简单的，不说易如反掌，至少也不应该在一个问题上卡壳太久。说到底还是自己经验不足，还得多多学习才是！该项目是使用CubeMX生成的初始化代码，在配置串口的时候我格外小心，该配置的都配置了，但是生成代码后烧到单片机中，却发现串口接收数据出现问题，只能接收到一次数据，后面无论如何都接收不到了。但是我已经在串口初...[详细]
Power Integrations推出太阳能赛车专用参考设计，采用高效率氮化镓芯片

PowiGaN在轻载和满载时均实现95%高效率，满足关键的运行和安全功能需求澳大利亚达尔文及美国加州圣何塞， 2025年8月22日讯 –Power Integrations推出一款专为太阳能赛车量身定制的参考设计套件。与此同时，37支学生队伍已整装待发，将参加于8月24日开始的普利司通世界太阳能挑战赛，穿越澳洲内陆地区。该套件型号为RDK-85SLR，采用了PI™公司一款集成Po...[详细]
品英Pickering 助力用户在未来汽车测试中处于领先地位

2025中国国际汽车测试展将于2025年8月27-29日在上海世博展览馆举行 2025年8月 22 日，英国克莱克顿海滨 —— 易开发、易部署、高性能的电子测试/验证系统的领先制造商与服务商，模块化信号开关和信号仿真解决方案的全球供应商，英国Pickering集团将在2025年8月27-29日举办的2025中国国际汽车测试展(Automotive Testing Expo China)期间，...[详细]
安全第一！矿用防爆R型隔离变压器教你保护自己！

通常情况下煤矿井下含有瓦斯和煤尘。当瓦斯和煤尘达到一定浓度时，就会发生瓦斯和煤尘爆炸事故。而电气设备在正常运行或故障时就会产生电弧，电弧也是煤矿燃烧煤气和煤尘的主要火源之一。因此，煤矿的电气设备通常都采用矿用防爆R型隔离变压器。矿用防爆电气的设计制造必须符合国家防爆设备标准。防爆设备的总标志是EX。防爆电气设备的类型、类别、级别和组别以及防爆设备的总标志一起，形成防爆标志。除了防爆电源变压器的明...[详细]

器件捷径: L0 L1 L2 L3 L4 L5 L6 L7 L8 L9 LA LB LC LD LE LF LG LH LI LJ LK LL LM LN LO LP LQ LR LS LT LU LV LW LX LY LZ M0 M1 M2 M3 M4 M5 M6 M7 M8 M9 MA MB MC MD ME MF MG MH MI MJ MK ML MM MN MO MP MQ MR MS MT MU MV MW MX MY MZ N0 N1 N2 N3 N4 N5 N6 N7 N8 NA NB NC ND NE NF NG NH NI NJ NK NL NM NN NO NP NQ NR NS NT NU NV NX NZ O0 O1 O2 O3 OA OB OC OD OE OF OG OH OI OJ OK OL OM ON OP OQ OR OS OT OV OX OY OZ P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 PA PB PC PD PE PF PG PH PI PJ PK PL PM PN PO PP PQ PR PS PT PU PV PW PX PY PZ Q1 Q2 Q3 Q4 Q5 Q6 Q8 Q9 QA QB QC QE QF QG QH QK QL QM QP QR QS QT QV QW QX QY R0 R1 R2 R3 R4 R5 R6 R7 R8 R9 RA RB RC RD RE RF RG RH RI RJ RK RL RM RN RO RP RQ RR RS RT RU RV RW RX RY RZ

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多