电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

Q14F7AGKKR28-0AG

产品描述Visible LED,
产品类别光电子/LED    光电   
文件大小2MB,共7页
制造商APEM
标准
下载文档 详细参数 全文预览

Q14F7AGKKR28-0AG概述

Visible LED,

Q14F7AGKKR28-0AG规格参数

参数名称属性值
是否Rohs认证符合
Objectid145053231826
Reach Compliance Codecompliant
Country Of OriginUK
YTEOL7.65
颜色HIGH EFFICIENCY RED
配置SINGLE
最大正向电流0.02 A
透镜类型DIFFUSED
标称发光强度10.0 mcd
安装特点PANEL MOUNT
功能数量1
端子数量2
光电设备类型SINGLE COLOR LED
总高度1.5 mm
包装方法BULK
最大反向电压5 V
形状CYLINDRICAL
表面贴装NO

文档预览

下载PDF文档
IN
D
1
-Q
19
4-
Q14 series
Ø14 mm panel mount LED indicators
DISTINCTIVE FEATURES
10 mm colored diffused epoxy lens or 10 mm water clear
super bright LEDs
Prominent and flush bezel styles
(2.8 x 0.8) solder lug/faston terminals, pins or (200 mm long)
wire terminations
Custom engraving available
Available in RGB
ENVIRONMENTAL SPECIFICATIONS
• IP67 sealing option (EN60529)
• Operating & Storage Temperature Range:
Rear plastic body:
-30 °C to +65° C ( -22 °F to +149 °F)
Rear epoxy body:
-40 °C to +85° C ( -40 °F to +185 °F)
GENERAL SPECIFICATIONS
• Max Reverse Voltage: 5 V
• Viewing Angle: 30–100° (dependant on model)
• Life Expectancy: 100,000 hours
• Torque: 75 cNm
• Maximum panel thickness 11 mm
MATERIALS
• Plated brass bezel finished in bright chrome, black or satin
grey and moulded polycarbonate rear body
MOUNTING
The company reserves the right to change specifications without notice.
All LED characteristics are dependent upon environmental conditions. Therefore published data
should be considered nominal and subject to variations.
1
LED INDICATORS
09
verilog语法错误请指正!
`timescale 100ps/100psmodule buffer_blocking (out, in); input in; output out; parameter DELAY1 = 103; parameter DELAY2 = 103; always @(in) #DELAY1 out = #DELAY2 in;//这个地 ......
eeleader FPGA/CPLD
版主 没动静了?
版主咋么没动静了,对这产品很关注啊!...
superdianzifans DIY/开源硬件专区
MSP430 ADC12
Curr_Volt = caltmp >> 12; //Curr_Volt = caltmp / 2^n ptr = Curr_Volt / 100; //Hex->Dec变换 t1 = Curr_Volt - (ptr * 100); ptr = ......
zhoupinhua 微控制器 MCU
【FPGA设计问题】关于时序与组合逻辑
module reg4(clk,rstn,d,q); input d; input clk; input rstn; output q; reg q;always @(rstn or clk) q<=(~rstn)?0:d; endmodule组合与时序应该是数字领域一个最基本的 ......
eeleader FPGA/CPLD
有个想法,关于英文资料
根据xiaoxif在单片机版块谈的一些感想,在26楼,https://bbs.eeworld.com.cn/thread-87805-3-1.html 突然冒出一个想法,事实上很多好的资料都是英文的,所以想在EEWORLD成立一个技术文献小组 ......
小娜 模拟电子
关于自定义窗口类的Notify消息
我自己写了一个绘图控件,继承CWnd,并在注册类的时候注册了CS_DBLCLKS, 并且在消息映射里相应了ON_NOTIFY(NM_DBLCLK,IDC_GRAPH控件ID,func响应函数); 我想在双击此控件的时候能够给父 ......
mowin 嵌入式系统

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 254  1734  2737  2836  1933  47  16  29  28  36 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved