电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

A-TB508-OQ03CV

产品描述terminal block
产品类别连接器   
文件大小136KB,共1页
制造商ASSMANN
官网地址https://www.assmann.com/en/about-assmann/
标准  
下载文档 全文预览

A-TB508-OQ03CV概述

terminal block

【CN0252】用于双极性输入的16位、125 MSPS单电源直流耦合型模拟前端
[b]电路功能与优势[/b]图1所示电路解决直流耦合单电源系统中双极性输入信号与差分输入、低压模数转换器(ADC)实现接口时经常遇到的问题。本技术使用两个电平转换电阻,通过控制输入共模电平,确保差分驱动放大器输入端具有正确的共模电平。通过对 ADA4930-1 差分驱动器的VOCM引脚施加正确的电压,单独实现输出共模电压。这一灵活的方案允许 ADA4930-1差分驱动器采用3.3V单电源工作,同时...
EEWORLD社区 ADI参考电路
问一个嵌入式开发的问题
是不是要自己做程序必须要买开发版,有没有模拟或妨真的程序...
skdarkness 嵌入式系统
【Altera SoC】基于SOPC的单通道TDC设计(3)
[font=微软雅黑][size=4]上接帖子:[/size][/font][font=微软雅黑][size=4][/size][/font][url=https://bbs.eeworld.com.cn/thread-465441-1-1.html][font=微软雅黑][size=4]https://bbs.eeworld.com.cn/thread-465441-1-1.html[/size][...
xiaomai516 Altera SoC
高薪诚聘_嵌入式项目主管(wince)
本公司正进行一个新项目的开发,需要一位有多年从事WINCE下使用EVC开发应用程序和非常熟悉WINCE的人来带领我们的团队。工作地点:北京EMAIL:wxf02142000@yahoo.com.cn...
lijinhoo WindowsCE
信号同步
各位大侠: 是这样的,我做了一个系统,FPGA的基础时钟为16MHz的信号,而外部有一个sysclk信号输入,sysclk信号是外部的时钟晶振(20MHz)计数产生的,sysclk信号为5ms产生一次的62H信号,FPGA接收到62H信号后产生中断,相隔2.5ms后再产生一个中断。但是发现中断信号不稳定,有几个us的偏移,有时候又正常,请教各位大侠怎样写这个问题的verilogHDL程序。...
wangjian801213 FPGA/CPLD
LIN通信的波特率自适应有没有人玩过?
LIN通信的波特率自适应有没有人玩过?在从机自适应期间,从机应该无法正常响应主机,主机应该会报“接收错误”、“从机无响应”之类的错误吧,如何处理这种问题?...
喜鹊王子 汽车电子

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 281  531  852  1374  1458 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved