电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

PR100A41002DDGT3

产品描述Array/Network Resistor, Isolated, Thin Film, 0.1W, 10000ohm, 35V, 0.5% +/-Tol, -10,10ppm/Cel, 1606,
文件大小83KB,共4页
制造商Vishay(威世)
官网地址http://www.vishay.com
标准
下载文档 详细参数 全文预览

PR100A41002DDGT3概述

Array/Network Resistor, Isolated, Thin Film, 0.1W, 10000ohm, 35V, 0.5% +/-Tol, -10,10ppm/Cel, 1606,

PR100A41002DDGT3规格参数

参数名称属性值
是否Rohs认证符合
Objectid704671005
Reach Compliance Codeunknown
Country Of OriginUSA
ECCN代码EAR99
YTEOL6.5
构造Chip
JESD-609代码e4
网络类型Isolated
端子数量8
最高工作温度125 °C
最低工作温度-55 °C
封装高度0.381 mm
封装长度4.064 mm
封装形式SMT
封装宽度1.625 mm
包装方法TR
额定功率耗散 (P)0.1 W
电阻10000 Ω
电阻器类型ARRAY/NETWORK RESISTOR
系列PR100
尺寸代码1606
技术THIN FILM
温度系数10 ppm/°C
端子面层Gold (Au) - with Nickel (Ni) barrier
容差0.5%
工作电压35 V

文档预览

下载PDF文档
PR100, PR135, PR182
www.vishay.com
Vishay Dale Thin Film
High Precision Resistor Thin Film Network,
Surface Mount Leadless Arrays
FEATURES
• Gold terminations over nickel barrier
• High stability passivated nichrome resistive layer
• Tight TCR (10 ppm/°C) and TCR tracking
(to 2 ppm/°C)
Product may not
be to scale
• Very low noise and voltage coefficient < - 30 dB,
0.1 ppm/V typical
• Ratio tolerance to 0.02 %
• Material categorization: For definitions of compliance
please see
www.vishay.com/doc?99912
PR arrays can be used in most applications requiring a
matched pair (or set) of resistor elements. The networks
provide 2 ppm/°C TCR tracking, a ratio tolerance as tight as
0.02 % and outstanding stability. They are available in
1 mm, 1.35 mm and 1.82 mm pitch.
SCHEMATIC
Schematic A: Independent Resistors
Electrical Diagram
R
1
R
2
R
7
R
8
Number of Resistors: 2 to 8
R
1
= R
2
= .... R
8
STANDARD ELECTRICAL SPECIFICATIONS
TEST
Material
Pin/Lead Number
Resistance Range
TCR: Absolute
TCR: Tracking
Tolerance: Absolute
Tolerance: Ratio
Power Rating: Resistor
Power Rating: Package
Stability: Absolute
Stability: Ratio
Voltage Coefficient
Working Voltage
Operating Temperature Range
Storage Temperature Range
Noise
Thermal EMF
Shelf Life Stability: Absolute
Shelf Life Stability: Ratio
Revision: 08-Jan-13
SPECIFICATIONS
Passivated nichrome
-
100
to 200 k (PR100)
100
to 300 k (PR135)
100
to 1 M (PR182)
± 10 ppm/°C
± 2 ppm/°C
± 0.1 % to ± 10 %
± 0.02 % to ± 0.1 %
100 mW (PR100)
125 mW (PR135)
200 mW (PR182)
-
-
-
0.1 ppm/V
35 V (PR100)
75 V (PR135)
100 V (PR182)
- 55 °C to + 125 °C
- 55 °C to + 150 °C
- 30 dB
-
-
-
CONDITIONS
-
-
-
- 55 °C to + 125 °C
- 55 °C to + 125 °C
-
-
At + 70 °C
-
-
-
-
-
-
-
-
-
-
-
Document Number: 53039
1
For technical questions, contact:
thinfilm@vishay.com
THIS DOCUMENT IS SUBJECT TO CHANGE WITHOUT NOTICE. THE PRODUCTS DESCRIBED HEREIN AND THIS DOCUMENT
ARE SUBJECT TO SPECIFIC DISCLAIMERS, SET FORTH AT
www.vishay.com/doc?91000
使用PADS logic画原理图
100937 自从2008年注册eeworld已经5个年头了。期间,在论坛上下载了很多东西。但是由于个人原因,从中汲取的知识很少。后来有幸,做了PCB部分的版主,但我自己感觉给论坛出力很少。近来由于 ......
heningbo PCB设计
应用程序如何取得关联文件的路径??(急急急!)
我通过修改注册表可以将文件类型和应用程序关联了。也就是说我双击一个video文件,可以启动我自己写的播放应用软件。 但是不会直接开始播放,我的播放应用软件如何取得我双击的这个video文件的 ......
wangtengfei 嵌入式系统
跳不出while循环的问题
343886 我用STM8S207C8T6写程序,开发环境IAR. 仿真,flag=0x02,运行到break,按说下一步就跳出while循环了。 可是很奇怪,跳不出去。高手看看,怎么回事?谢谢! ...
chenbingjy stm32/stm8
这样的波形用verilog如何产生?
其中input clk output gclk,clk_div output IP0,IP1,IP2,IP3 gclk,clk_div为基准频率的分频输出 要求在clk_div的上升沿,IP0,IP1,IP2,IP3延迟相应数量的clk周期,产生和clk_div相同的波形 ......
eeleader FPGA/CPLD
个人收集以及实践出的多种软件滤波(如AD、测频)
本帖最后由 paulhyde 于 2014-9-15 09:00 编辑 68196 ...
Itachi80 电子竞赛
求购闲置的TI DSP C2000的板子! (已购得!!)
本帖最后由 hwc5201314 于 2015-7-12 22:16 编辑 已购得!! ...
hwc5201314 淘e淘

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1576  1244  2649  1849  441  32  26  54  38  9 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved