电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

PCE4029031DF005008-FREQ

产品描述Clipped Sine Output Oscillator, 10MHz Min, 52MHz Max, ROHS COMPLIANT, CERAMIC, LCC-6
文件大小103KB,共6页
制造商Pletronics
标准  
下载文档 详细参数 全文预览

PCE4029031DF005008-FREQ概述

Clipped Sine Output Oscillator, 10MHz Min, 52MHz Max, ROHS COMPLIANT, CERAMIC, LCC-6

PCE4029031DF005008-FREQ规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
Objectid1085756675
Reach Compliance Codecompliant
其他特性TAPE AND REEL
老化1 PPM/YEAR
最大控制电压2.5 V
最小控制电压0.5 V
频率调整-机械NO
频率偏移/牵引率8 ppm
频率稳定性0.5%
JESD-609代码e4
制造商序列号PCE4
安装特点SURFACE MOUNT
最大工作频率52 MHz
最小工作频率10 MHz
最高工作温度65 °C
最低工作温度-5 °C
振荡器类型CLIPPED SINE
输出阻抗10000 Ω
输出电平0.8 V
物理尺寸3.2mm x 2.5mm x 1.0mm
最大供电电压3.1 V
最小供电电压2.9 V
标称供电电压3 V
表面贴装YES
端子面层Gold (Au) - with Nickel (Ni) barrier
430与PC串口通信
求教如何将MSP430F149通过usb转串口与PC 连接...
123xt 微控制器 MCU
FPGA DSP 通信,用EMIF接口
请问有人做过FPGA与DSP通信吗?用EMIF接口,在FPGA上我用的是内部fifo,那些fifo的接口与DSP的引脚该怎么连呀?我现在的结果是感觉接受不同步...
wangyaoli FPGA/CPLD
几本经典FPGA验证书籍
SystemVerilog是一种硬件描述和验证语言(HDVL),它基于IEEE1364-2001 Verilog硬件描述语言(HDL),并对其进行了扩展,包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等,这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。SystemVerilog由Accellera开发,它主要定位在芯片的实现和验证流程上,并为系统级...
arui1999 下载中心专版
CPLD有一个管脚不工作
程序烧写成功后,CPLD的触发管脚一直处于高阻态,整个电路一上电就触发,想知道是CPLD的问题还是PCB 的问题。若是CPLD 的问题,那CPLD 是根据什么判断电路已经触发,然后执行程序的?...
xiaxuedehai FPGA/CPLD
推荐:ARM/Linux/WinCE讲座(上海)
7月21日,在上海城市管理学院1号楼6楼多功能会议厅(进门直走50米即到)举办。三个专题:最新ARM技术和嵌入式技术发展动态(ARM中国技术营销经理费浙平主讲)嵌入式Linux启动代码--BootloaderWinCE开发流程及关键技术详情:http://www.farsight.com.cn/lecture/L070721.aspx...
chenye171 Linux与安卓
C2Prog下载DSP28335遇到的问题
如题,求大神赐教:Cry:...
TLZme 微控制器 MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 575  1229  1300  1500  1565 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved