DDR DRAM,
参数名称 | 属性值 |
Objectid | 1361478953 |
Reach Compliance Code | unknown |
ECCN代码 | EAR99 |
访问模式 | MULTI BANK PAGE BURST |
其他特性 | SELF REFRESH; ALSO REQURIES 1.8V NOMINAL SUPPLY |
最大时钟频率 (fCLK) | 533 MHz |
I/O 类型 | COMMON |
交错的突发长度 | 4,8,16 |
JESD-30 代码 | S-PBGA-B216 |
长度 | 12 mm |
内存密度 | 4294967296 bit |
内存集成电路类型 | LPDDR2 DRAM |
内存宽度 | 16 |
功能数量 | 1 |
端口数量 | 1 |
端子数量 | 216 |
字数 | 268435456 words |
字数代码 | 256000000 |
工作模式 | SYNCHRONOUS |
最高工作温度 | 85 °C |
最低工作温度 | -40 °C |
组织 | 256MX16 |
输出特性 | 3-STATE |
封装主体材料 | PLASTIC/EPOXY |
封装代码 | VFBGA |
封装等效代码 | BGA216,29X29,16 |
封装形状 | SQUARE |
封装形式 | GRID ARRAY, VERY THIN PROFILE, FINE PITCH |
座面最大高度 | 1 mm |
自我刷新 | YES |
连续突发长度 | 4,8,16 |
最大压摆率 | 0.22 mA |
最大供电电压 (Vsup) | 1.3 V |
最小供电电压 (Vsup) | 1.14 V |
标称供电电压 (Vsup) | 1.2 V |
表面贴装 | YES |
技术 | CMOS |
端子形式 | BALL |
端子节距 | 0.4 mm |
端子位置 | BOTTOM |
宽度 | 12 mm |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved