电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

DMF-08-S-G30-V0

产品描述Board Connector, 8 Contact(s), Male, Straight, Solder Terminal, Locking
产品类别连接器    连接器   
文件大小95KB,共1页
制造商Adam Tech
下载文档 详细参数 全文预览

DMF-08-S-G30-V0概述

Board Connector, 8 Contact(s), Male, Straight, Solder Terminal, Locking

DMF-08-S-G30-V0规格参数

参数名称属性值
Objectid304951651
Reach Compliance Codecompliant
ECCN代码EAR99
主体宽度0.378 inch
主体深度0.504 inch
主体长度0.873 inch
连接器类型BOARD CONNECTOR
触点排列S0P8
联系完成配合SN
触点性别MALE
触点材料BRASS
触点样式SQ PIN-SKT
介电耐压1500VAC V
绝缘电阻1000000000 Ω
绝缘体材料POLYAMIDE
混合触点YES
安装选项1LOCKING
安装方式STRAIGHT
安装类型BOARD
连接器数ONE
最高工作温度85 °C
最低工作温度-25 °C
参考标准UL
端子长度0.138 inch
端接类型SOLDER
触点总数8

推荐资源

我要用VB做一个监控程序
我要用VB做一个监控程序,监控单片机发会来的电压,舵机转角,和电机的速度,每20ms发送一次,我该怎么做,数据怎么处理,串口通信我也不懂,谁能帮忙啊,...
loolen 嵌入式系统
【第三批入围名单】兆易创新GD32L233评测活动
【测评详情】兆易创新GD32L233尝鲜体验,开启节能“芯”时代! 【领板日期】请入围网友务必在 2022年1月18日23:59 前,按照下方领奖确认流程完成领奖确认。 【领板方式】 ......
EEWORLD社区 GD32 MCU
altera opencl sdk 的license
求问各位大神,怎么下载altera opencl sdk 的license?本科做毕设,急求! 还有,如果用Linux系统的话,哪些开发板支持opencl? ...
moningWYL FPGA/CPLD
同步设计的FPGA程序关于时钟约束的问题
同步设计的FPGA程序关于时钟约束的问题? 在设计过程需呀关注几个问题, 要求整个设计要跑到多少时钟? 问题是,这个规则怎么设计?简单的说比如,系统最大要求时钟是50MHZ, 那么我们做的 ......
eeleader FPGA/CPLD
FPGA加密方案
FPGA加密方案QQ:344383284 ...
阿里波特 工业自动化与控制
FPGA设计总结-回顾!
1)FPGA和其他电路的接口部分的时序要处理好,要考虑到信号进入FPGA之前的线路延迟.要想清楚进入FPGA的数据和时钟的相位关系. 2) 若FPGA设计中,有全数字锁相环,那么要用示波器测试一下全数字锁相 ......
eeleader FPGA/CPLD

热门文章更多

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 274  1904  491  451  1983  6  39  10  40  57 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved