电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

FP2-T-25000X-M-U-B-2-G-EB-X

产品描述LVDS Output Clock Oscillator, 25MHz Nom, GULLWING, FLAT PACK, 20 PIN
产品类别无源元件    振荡器   
文件大小770KB,共8页
制造商Wi2Wi
下载文档 详细参数 全文预览

FP2-T-25000X-M-U-B-2-G-EB-X概述

LVDS Output Clock Oscillator, 25MHz Nom, GULLWING, FLAT PACK, 20 PIN

FP2-T-25000X-M-U-B-2-G-EB-X规格参数

参数名称属性值
Objectid1496901949
包装说明GULLWING, FLAT PACK, 20 PIN
Reach Compliance Codecompliant
YTEOL5.9
其他特性TRI-STATE; OUTPUT ENABLE FUNCTION
最长下降时间1 ns
频率调整-机械NO
频率稳定性35%
安装特点SURFACE MOUNT
端子数量20
标称工作频率25 MHz
最高工作温度70 °C
最低工作温度-20 °C
振荡器类型LVDS
输出负载100 OHM
物理尺寸16.51mm x 16.51mm x 4.5mm
最长上升时间1 ns
标称供电电压2.5 V
表面贴装YES
最大对称度60/40 %

文档预览

下载PDF文档
Space Level Clock Oscillator
Flat Pack
PDI
FP-Series XO,
utilizing premium swept quartz crystal resonator in a 4-point
mount, is designed for low-to-mid orbit applications and manufactured in PDI’s
own MIL-PRF-38534 and MIL-PRF-55310/QPL certified manufacturing facility.
(Higher Orbits available upon request)
ex)
FP2—T—25000X—M—C—D—3—G—EM—X
*
PACKAGE
ENABLE
TYPE
T
= Tri-State
FP1
= 24 Pin
X
= No Connect
FP2
= 20 Pin
FP4
= 14 Pin
FP6
= 16 Pin
FREQUENCY
00750X-99999X
=
750.000kHz –
99.000MHz
C10000-C80000
=
100.000MHz –
800.000MHz
OUTPUT
C
= CMOS
M
= LVDS
O
= LVCMOS
P
= LVPECL
FREQUENCY
STABILITY
B
= +/-25.0 (Temp B)
U
= +/-35.0 (Temp B+D)
C
= +/-50.0 (Temp B+D)
V
= +/-65.0 (Temp E)
S
= Special
OPERATING
TEMPERATURE
B
= -20 to +70°C
D
= -40 to +85°C
E
= -55 to +125°C
S
= Special
SUPPLY
VOLTAGE
2
= +2.5V
3
= +3.3V
LEAD FORM
G
= Gull Wing
X
= None
S
= Special
GRADE
EB
=
Eng. Bread Bd.
EM
=
Eng. Model
FM
=
Flight Model
Absolute Maximum Ratings
*(X) for standard or assigned for custimization.
PAR AM E T ER
Frequency Range
Output Ranges
Supply Voltage
Input Voltage
Output Voltage
Storage Temperature
Ambient Operating Temperature
Junction Temperature
ESD Protection Human Body Model
Radiation, Total Ionized Dose
Single Event Latch Up Immunity
General Electrical Specifications
SYM
CMOS & LVCMOS
LVDS & LVPECL
Vdd
VI
VO
TS
TA
TJ
TID
SEL
MIN
.750
.750
24
-0.5
-0.5
-65
-40
MAX
800
160
800
4.6
Vdd+0.5 V
Vdd+0.5 V
150
85
125
2
100
60
UNIT
MHz
MHz
V
C
C
C
kV
Krad
MeV-cm
2
/mg
PAR AM E T ER
SYM
CO N D ITIO N S
Fo<24MHz (LVCMOS)
24MHz<Fout<180MHz
(LVPECL/LVDS/LVCMOS)
180MHz<Fout<800MHz
(LVPECL/LVDS)
MI N
T YP
MA X
15
65/45/30
100/80
U N IT
mA
Supply Current under load
Idd
Operating Voltage
Output Clock Duty Cycle
Vdd
@ 50% Vdd (LVCMOS)
@ 1.25V (LVDS)
@ Vdd – 1.3V (LVPECL)
REV:
NA
SIZE:
A
2.97
45
CAGE:
A
3.3
50
3.63
55
V
%
1
of
8
兄弟们,活跃起来!我们来讨论吧!
兄弟们,有没有发现,我们的版块在竞赛时期是非常活跃的版块之一,可是,不是竞赛时期,我们这里却有点冷清了。我们要在非竞赛时期加强讨论!我们的版块不仅仅是“资料下载站”,我们这里更应该 ......
fengxin 电子竞赛
自行车码表 进程帖1-收到的开发板秀秀
板子早就收到了,也拿出来晒晒,不然真的会上灰的,总体觉得这个板子设计蛮精巧的,铺地的铺的很讲究,外围的一圈都是铺的地,在内部就是纯粹的走线了。说实话,我在公司画板子的时候,我们老大 ......
cat3902982 瑞萨MCU/MPU
请教版主。STM32系列是大端还是小端?
找了DATASHEET没找到相关资料啊。。。我需要用BIGENDIAN模式。。。。 咋个切换呢:?...
wuminggang stm32/stm8
mplayer 移植
(1)kernel加音频需要 总线驱动(iis),音频设备驱动(ac97),硬件设备驱动(audio??)(2)mplayer soure: www.mplayerhq.hu所需库libjpeg,libpng,libmad(3)configure时 --disable-mp3l ......
perfect13 嵌入式系统
为什么我发帖的时候传不上去图片???提示 server(IO)error
如题,现在不能上传图片,因此也不能截图贴上来 ...
MrKingMCU 为我们提建议&公告
4选1数据选择器设计
接上一篇帖子 2选1数据选择器程序设计 - 【Altera SoC】 - 电子工程世界-论坛 https://bbs.eeworld.com.cn/thread-498683-1-1.html 在2选1数选器中介绍了Verilog的三种描述方式,见上帖, ......
suoma FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1796  133  126  2081  2835  37  3  42  58  12 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved