电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CL05F223ZA5SNND

产品描述Ceramic Capacitor, Multilayer, Ceramic, 25V, 80% +Tol, 20% -Tol, Y5V, -82/+22ppm/Cel TC, 0.022uF, 0402,
产品类别无源元件    电容器   
文件大小244KB,共17页
制造商SAMSUNG(三星)
官网地址http://www.samsung.com/Products/Semiconductor/
标准
下载文档 详细参数 全文预览

CL05F223ZA5SNND概述

Ceramic Capacitor, Multilayer, Ceramic, 25V, 80% +Tol, 20% -Tol, Y5V, -82/+22ppm/Cel TC, 0.022uF, 0402,

CL05F223ZA5SNND规格参数

参数名称属性值
是否Rohs认证符合
Objectid714383841
包装说明, 0402
Reach Compliance Codecompliant
Country Of OriginMainland China, Philippines, South Korea
ECCN代码EAR99
YTEOL8.07
电容0.022 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
高度0.5 mm
JESD-609代码e3
长度1 mm
多层Yes
负容差20%
端子数量2
最高工作温度85 °C
最低工作温度-30 °C
封装形式SMT
包装方法TR, Paper, 13 Inch
正容差80%
额定(直流)电压(URdc)25 V
系列CL(GENERAL)
尺寸代码0402
温度特性代码Y5V
温度系数22/-82% ppm/°C
端子面层Matte Tin (Sn) - with Nickel (Ni) barrier
宽度0.5 mm

文档预览

下载PDF文档
General Capacitors
Feature
•Wide
selection of size : from 0402 to 2220
•Highly
reliable tolerance and high speed automatic chip placement on PCBs
•Wide
capacitance range
•Wide
temperature compensation and voltage range
: from C0G to Y5V and from 6.3V to 50V
•Highly
reliable performance
•Highly
resistant termination metal
•Tape
& reel for surface mount assembly
Application
•HHP,
DSC, DVC, LCD, TV, Memory Module, PDA, Game Machine
•Tuner
(Product code C is suitable.)
Medical, Aviation, Automobile device should be following a special specification.
Structure and Dimensions
L
T
BW
W
Size Code
05
10
EIA Code
0402
0603
Dimension(mm)
L
1.00±0.05
1.60±0.10
2.00±0.10
W
0.50±0.05
0.80±0.10
1.25±0.10
1.25±0.15
1.25±0.20
1.60±0.20
T
0.50±0.05
0.50+0.0/-0.1(*)
0.80±0.10
0.85±0.10
1.25±0.10
1.25±0.15
1.25±0.20
0.60±0.10
0.85±0.15
0.85±0.10(*)
1.15±0.10(*)
1.25±0.15
1.60±0.20
0.85±0.15
0.85±0.10(*)
0.90±0.10(*)
1.60±0.20
1.80±0.20(*)
2.00±0.20
2.50±0.20
2.50±0.30
2.00±0.20
3.20±0.30
3.20±0.30
Thickness Code
5
5
8
C
F
Q
Y
6
C
P
F
H
C
9
H
U
I
J
V
I
L
L
0.50±0.30
BW
0.2+0.15/-0.1
0.30±0.20
21
0805
2.00±0.15
2.00±0.20
3.20±0.20
0.5+0.2/-0.3
31
1206
3.20±0.15
3.20±0.20
1.60±0.15
1.60±0.20
32
1210
3.20±0.30
2.50±0.20
0.60±0.30
42
43
55
1808
1812
2220
3.20±0.40
4.50±0.40
4.50±0.40
5.70±0.40
2.50±0.30
2.00±0.20
3.20±0.30
5.00±0.40
0.80±0.30
0.80±0.30
1.00±0.30
* Mark is only applicable to “L” code , 12
th
code in part number.
SHT10 FPGA驱动程序
`timescale 1ns/1nsmodule Sht10(input wire rst, //系统复位信号input wire clk, //20MHZ时钟input wire rd , input wire rd_clk, //input wire clk1ms,output reg scl, //串行时钟信号inout w ......
eeleader FPGA/CPLD
AD 底层丝印 如何使用打印出图纸?
526780突然 操作不对了 请教一下 ...
btty038 PCB设计
优化DSP应用的技术
数字信号处理 (DSP) 是处理信号和数据的专用方法,其目的在于加强并修改这些信号。数字信号处理也用于分析信号以确定特定的信息内容。DSP主要用于处理真实世界的信号。这些信号可由数字序列进 ......
feifei DSP 与 ARM 处理器
用EmbestIDE写的代码,为什么有警告
用EmbestIDE写的代码,为什么有警告,放到其他电脑上同样的代码又没警告, WARNING:end of file not at end of line ;newline inserted,请教高手...
losng 嵌入式系统
【GD32F350开发分享六】USART0和USART1的双串口应用
381582 如图所示,GD32F350有两个串口,分别是USART0和USART1,分别是哪几个脚复用成串口,具体可以看手册。 我的GPIO复用配置如下 381583 381584 串口初始化函数为 void gd_eval_com_i ......
Justice_Gao GD32 MCU
Verilog HDL---运算符、赋值语句和块语句
1.运算符 逻辑运算符 &&//逻辑与、||//逻辑或、!//逻辑非; &&、||为双目运算符,!为单目运算符; 逻辑运算符&&和||的优先级低于关系运算符,!高于算术运算符; 为 ......
捍卫真理 FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 955  412  534  1684  714  20  9  11  34  15 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved