1206Y0630563MST,1206Y0630563MST pdf中文资料,1206Y0630563MST引脚图,1206Y0630563MST电路-Datasheet-电子工程世界

1206Y0630563MST: 产品描述Ceramic Capacitor, Ceramic, 63V, 20% +Tol, 20% -Tol, X7R, -/+15ppm/Cel TC, 0.056uF,; 产品类别无源元件电容器; 文件大小600KB，共2页; 制造商Knowles; 官网地址http://www.knowles.com; 标准

下载文档详细参数全文预览

1206Y0630563MST概述

Ceramic Capacitor, Ceramic, 63V, 20% +Tol, 20% -Tol, X7R, -/+15ppm/Cel TC, 0.056uF,

参数名称	属性值
是否Rohs认证	符合
Objectid	285385065
包装说明	,
Reach Compliance Code	compliant
ECCN代码	EAR99
电容	0.056 µF
电容器类型	CERAMIC CAPACITOR
介电材料	CERAMIC
JESD-609代码	e3
负容差	20%
端子数量	2
最高工作温度	125 °C
最低工作温度	-55 °C
封装形式	SMT
包装方法	TR, 7 Inch
正容差	20%
额定（直流）电压（URdc）	63 V
参考标准	AEC-Q200
系列	SIZE(PSL)
温度特性代码	X7R
温度系数	-/+15ppm/Cel ppm/°C
端子面层	Matte Tin (Sn) - with Nickel (Ni) barrier

MSP430WARE++的使用1：LG3641BH driver的调用方法: [color=#333333][font=楷体, 楷体_GB2312][size=18px]MSP430WARE是一套基于C++语言的开源的MSP430层次化软件架构，支持多种外设。本文将介绍数码管LG3641BH驱动程序的调用方法。1、硬件原理图采用下图所示的[/size][/font][/color][color=#333333][font=楷体, 楷体_GB2312][size=18px]数...; Dancing 微控制器 MCU

iTouch FPGA: 在大家的一起努力下，“50元的FPGA核心板，会否有朋友顶啊？”这个帖子得到热烈的回应，板子也大家的期盼中完工，为了方便大家的交流和资料的跟进，特意新开这个帖子，有兴趣的朋友可以在这个帖子进行跟新。首先再介绍一下这个板子：（1）核心芯片为Actel的A3P125-VQG100，板子包括核心板和并口下载器，价格再次下降到42元。（2）板子是以散件的方式提供，需要大家有一定的焊机经验。（3）板子是以自...; fsyicheng FPGA/CPLD

Altium Designer 打击盗版手段下流: 现在我到哪公司都会遇到altium打击盗版的事。一个破软件十几万的许可听说还是只能看。你用这软件设计，没准图纸都同步上传给他们了。去年他们打击盗版，他们的人员都打到我手机上了。不仅知道我用这软件，还知道我的手机，还问我为什么被开除。今天忽然想起来。去年几次被开除，好像跟他们打击盗版软件有关。Altium Designer 真是个下流软件。刚刚给每个Altium分公司发了警告邮件。不知道楼下，ali...; jinposter PCB设计

TMS320F2812产生PWM波形流程: //###########################################################################////FILE : Example_281xEvPwm.c//// TITLE: EV-A --- PWM波形程序////ASSUMPTIONS:////As supplied, this project is configured for b...; Jacktang DSP 与 ARM 处理器

公司发了几则招聘信息……呵呵: [size=4]电路硬件8K-10K[/size][size=4]单片机软件10k-15k[/size][size=4]app开发15k-20k[/size][size=4]数据挖掘15k-20k[/size]...; 飞鸿浩劫工作这点儿事

求助以太网相关IP核例化: 有人用过XIlinx的 Ethernet 1000BASE-X PCS/PMA or SGMII的IP和吗？想请教一下gt0_qplloutclk_in时钟和gt0_qplloutrefclk_in是谁的时钟，我看手册上说是 clock from PLL of GT common，但是我还是不懂；另外mdc，mdio_i的信号是哪里来的谢谢了啊...; 3008202060 FPGA/CPLD

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多