电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

VJ1210Y333JXEMP

产品描述CAPACITOR, CERAMIC, MULTILAYER, 500V, X7R, 0.033uF, SURFACE MOUNT, 1210, CHIP, ROHS COMPLIANT
产品类别无源元件    电容器   
文件大小76KB,共4页
制造商Vishay(威世)
官网地址http://www.vishay.com
标准
下载文档 详细参数 全文预览

VJ1210Y333JXEMP概述

CAPACITOR, CERAMIC, MULTILAYER, 500V, X7R, 0.033uF, SURFACE MOUNT, 1210, CHIP, ROHS COMPLIANT

VJ1210Y333JXEMP规格参数

参数名称属性值
是否Rohs认证符合
Objectid1614699255
包装说明, 1210
Reach Compliance Codecompliant
ECCN代码EAR99
电容0.033 µF
电容器类型CERAMIC CAPACITOR
介电材料CERAMIC
JESD-609代码e3
制造商序列号VJ
安装特点SURFACE MOUNT
多层Yes
负容差5%
端子数量2
最高工作温度125 °C
最低工作温度-55 °C
封装形状RECTANGULAR PACKAGE
包装方法TR, PAPER, 11 1/4 INCH
正容差5%
额定(直流)电压(URdc)500 V
尺寸代码1210
表面贴装YES
温度特性代码X7R
温度系数15% ppm/°C
端子面层Matte Tin (Sn) - with Nickel (Ni) barrier
端子形状WRAPAROUND

文档预览

下载PDF文档
VJ X7R High Voltage
Vishay Vitramon
Multilayer Ceramic Chip Capacitors
FEATURES
High voltage ratings
Low ESR designs
Ideal for surge suppression and high voltage
applications
RoHS
COMPLIANT
GENERAL SPECIFICATIONS
NOTE:
Electrical characteristics at + 25 °C unless otherwise
specified
Capacitance Range:
330 pF to 1.8 µF
Temperature Coefficient of Capacitance (TCC):
± 15 % from - 55 °C to + 125 °C
Dissipation Factor (DF):
2.5 % maximum at 1.0 Vrms and 1 kHz
Aging Rate:
1 % maximum per decade
Insulation Resistance (IR):
At + 25 °C and rated voltage 100 000 MΩ minimum or
1000
ΩF,
whichever is less
At + 125 °C and rated voltage 10 000 MΩ minimum or
100
ΩF,
whichever is less
Dielectric Withstanding Voltage (DWV):
This is the maximum voltage the capacitors are tested for
a 1 to 5 second period and the charge/discharge current
does not exceed 50 mA
200 V DC: DWV at 250 % rated voltage
500 V DC: DWV at 200 % rated voltage
630 V DC: DWV at 150 % rated voltage
1000 V DC: DWV at 150 % rated voltage
ORDERING INFORMATION
VJ1812
CASE
CODE
Y
472
K
X
TERMINATION
E
DC VOLTAGE
RATING
1)
A
MARKING
T
PACKAGING
###
3)
PROCESS
CODE
DIELECTRIC CAPACITANCE CAPACITANCE
TOLERANCE
NOMINAL
CODE
Y = X7R
Expressed in
picofarads
(pF). The first
two digits are
significant, the
third is a
multiplier.
Examples:
472 = 4700 pF
J=±5%
K = ± 10 %
M = ± 20 %
0603
0805
1206
1210
1808
1812
1825
2220
2225
3640
X = Ni barrier
100 % tinplated
F = AgPd
C = 200 V
E = 500 V
L = 630 V
G = 1000 V
A = Unmarked
M = Marked
T = 7” reel/plastic tape
C = 7” reel/paper tape
R = 11 1/4” reel/plastic tape
P = 11 1/4” reel/paper tape
O = 7” reel/flamed paper tape
I = 11 1/4”/13” reel/flamed paper tape
NOTE:
“I” and “O” is used for
“F” termination
Note
1. DC voltage rating should not be exceeded in application
3. Process Code may be added with up to three digits, used to control non-standard products and/or special requirements
Document Number 45074
Revision 27-Apr-06
For technical questions contact MLCC@vishay.com
www.vishay.com
15
领导放话了,日后不得用小日本的芯片
经理开会回来告诉我们,领导发话了,日后不得使用日本的芯片,目前在使用的要尽量替换掉,除了主芯片之类等。 你们开始准备好这场仗了木有???:Mad:...
虚V界 工作这点儿事
FPGA 三国志
详细介绍了Xilinx、Altera和Lattice三家主流FPGA产商及其产品。文章写得很专业并且风趣,是个了解行业历程的好文章。...
wstt FPGA/CPLD
经典还是缺陷
经常看到IC的电源输入脚附近并联两个电容,一般是1uf和0.1uf,但是俺觉得这个可以改善下。 不如改成1uf和0.01uf。最好是两个电容值要相差至少两个数量级。 见图。从电容阻抗与频率关系来考虑 ......
xinli 模拟电子
2008广西大学生电子设计大赛正式开始
本帖最后由 paulhyde 于 2014-9-15 09:45 编辑 第二阶段电子设计竞赛从2008年9月19日上午8:00 开始,到2008年9月22日晚上20:00结束。9月22日晚上20;00各参赛学校在巡视员监督下将竞赛作品封箱 ......
maker 电子竞赛
悬赏找一个DSP水平足够的大佬做师傅,有偿。
悬赏贴,求助论坛内潜藏的大佬,有否具备足够程度的DSP水平,能够教学解答相关难题的大佬在,相当于请一个师傅,有偿私聊,B站uid是10237309。项目需要用DSP和FFT测量采集到的未知信号的频率, ......
Twisth DSP 与 ARM 处理器
再不能像以前那样申请芯片了
以前在TI申请芯片都是顺风顺水的,可是现在规则变了,非要什么学校的邮箱,可是我们学校的邮箱是不给学生注册的:Sad:, 话说,大家都有什么高招没呀? ...
樊旭超 聊聊、笑笑、闹闹

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1387  35  804  1421  2001  28  1  17  29  41 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved