电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

JANTX1N5534C-1

产品描述Zener Diode, 14V V(Z), 2%, 0.5W, Silicon, Unidirectional, DO-35, HERMETIC SEALED PACKAGE-2
产品类别分立半导体    二极管   
文件大小192KB,共2页
制造商MACOM
官网地址http://www.macom.com
下载文档 详细参数 全文预览

JANTX1N5534C-1在线购买

供应商 器件名称 价格 最低购买 库存  
JANTX1N5534C-1 - - 点击查看 点击购买

JANTX1N5534C-1概述

Zener Diode, 14V V(Z), 2%, 0.5W, Silicon, Unidirectional, DO-35, HERMETIC SEALED PACKAGE-2

JANTX1N5534C-1规格参数

参数名称属性值
厂商名称MACOM
包装说明HERMETIC SEALED PACKAGE-2
Reach Compliance Codecompliant
ECCN代码EAR99
外壳连接ISOLATED
配置SINGLE
二极管元件材料SILICON
二极管类型ZENER DIODE
JEDEC-95代码DO-35
JESD-30 代码O-PALF-W2
JESD-609代码e0
元件数量1
端子数量2
封装主体材料PLASTIC/EPOXY
封装形状ROUND
封装形式LONG FORM
极性UNIDIRECTIONAL
最大功率耗散0.5 W
认证状态Qualified
参考标准MIL-19500/437
标称参考电压14 V
表面贴装NO
技术ZENER
端子面层TIN LEAD
端子形式WIRE
端子位置AXIAL
最大电压容差2%
工作测试电流0.001 mA
Base Number Matches1

文档预览

下载PDF文档
Low Noise Zener Diode Series
1N5518B-1 thru 1N5546B-1
Features
1N5518-1 THRU 1N5546B-1 Available in JAN, JANTX
and JANTXV PER MIL-PRF-19500/437
Low Reverse Leakage Characteristics
Low Noise Cheracteristics
Double Plug Construction
Metallurgically Bonded
Also available in DO-213 MELF style package.
Maximum Ratings
Junction and Storage Temperature: -65°C to +175°C
DC Power Dissipation: 500 mW @ +50°C
Power Derating: 4 mW / °C above +50°C
Forward Voltage @ 200mA: 1.1 volts maximum
Electrical Specifications @ +25 ºC (Unless Otherwise Specified)
JEDEC
TYPE
Number
(Note1)
Volts
1N5518B
1N5519B
1N5520B
1N5521B
1N5522B
1N5523B
1N5524B
1N5525B
1N5526B
1N5527B
1N5528B
1N5529B
1N5530B
1N5531B
1N5532B
1N5533B
1N5534B
1N5535B
1N5536B
1N5537B
1N5538B
1N5539B
1N5540B
1N5541B
1N5542B
1N5543B
1N5544B
1N5545B
1N5546B
3.3
3.6
3.9
4.3
4.7
5.1
5.6
6.2
6.8
7.5
8.2
9.1
10.0
11.0
12.0
13.0
14.0
15.0
16.0
17.0
18.0
19.0
20.0
22.0
24.0
25.0
28.0
30.0
33.0
mA
20
20
20
20
10
5.0
3.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
1.0
Ohms
26
24
22
18
22
26
30
30
30
35
40
45
60
80
90
90
100
100
100
100
100
100
100
100
100
100
100
100
100
μ
Adc
5.0
3.0
1.0
3.0
2.0
2.0
2.0
1.0
1.0
0.5
0.5
0.1
0.05
0.05
0.05
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
Normal
Zener
Voltage
Vz @ IZT
Zener
Test
Current
IZT
Maximum Zener
Impedance
B-C-D Suffix
ZZT @ IZT
IR
VR = Volts
NON &
A- Suffix
0.90
0.90
0.90
1.0
1.5
2.0
3.0
4.5
5.5
6.0
6.5
7.0
8.0
9.0
9.5
10.5
11.5
12.5
13.0
14.0
15.0
16.0
17.0
18.0
20.0
21.0
23.0
24.0
28.0
B-C-D-
Suffix
1.0
1.0
1.0
1.5
2.0
2.5
3.5
5.0
6.2
6.8
7.5
8.2
9.1
9.9
0.8
11.7
12.6
13.5
14.4
15.3
16.2
17.1
18.0
19.8
21.6
22.4
25.2
27.0
29.7
Maximum Reverse
Leakage Current
B-C-D Suffix
Maximum DC
Zener Current
IZM
mAdc
115
105
98
88
81
75
68
61
56
51
46
42
38
35
32
29
27
25
24
22
21
20
19
17
16
15
14
13
12
B-C-D Suff
Maximum Noise
Density
@IZ=250
μA
ND
μV
/
√Hz
0.5
0.5
0.5
0.5
0.5
0.5
1.0
1.0
1.0
2.0
4.0
4.0
4.0
5.0
10
15
20
20
20
20
20
20
20
20
20
20
20
20
20
Regulation
Factor
ΔV
Z
(Note 2)
Low VZ
Current
IZL
mAdc
2.0
2.0
2.0
2.0
1.0
0.25
0.25
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
0.01
Volts
0.90
0.90
0.85
0.75
0.60
0.65
0.30
0.20
0.10
0.05
0.05
0.05
0.10
0.20
0.20
0.20
0.20
0.20
0.20
0.20
0.20
0.20
0.20
0.25
0.30
0.35
0.40
0.45
0.50
NOTE1:
No Suffix type numbers are +20% with guaranteed limits for only VZ, lR, and VF. Units with “A” suffix are +10% with guaranteed limits for
VZ, lR, and VF. Units with guaranteed limits for all six parameters are indicated by a “B” suffix for +5.0% units, “C” suffix for +2.0% and
“D” suffix for +1.0%.
Delta VZ is the maximum difference between VZ @ IZT and VZ@ IZL measured with the device junction in thermal equilibrium.
NOTE 2:
1
Revision Date: 2/28/2013
【开源】开发接口连接教程——疯壳·ARM双处理器开发板系列
本帖最后由 fengke 于 2021-4-20 16:30 编辑 内容简介 本文档主要介绍在使用开发板进行开发时需要的模块,以及如何正确连接,并下载一个简单的流水灯程序来检验是否正确。读者在 ......
fengke 51单片机
如何把程式燒入stm32
我看到有的400多元.連測試板.很貴 但我只想要純把程式傳進stm32的會有嗎? 網上找不到資料 能自製嗎? 本帖最后由 ArthasQ 于 2012-9-22 14:12 编辑 ]...
ArthasQ stm32/stm8
对VGA控制器有详细介绍的两本外文书籍
这两本书对VGA控制器有详细的说明,有图形和字符显示方式一本是 FPGA Prototyping by Verilog Examples 还有FPGA Prototyping by VHDL Examples 还有一本是Rapid Prototyping of Digital Syste ......
xianxiao DIY/开源硬件专区
用Verilog实现51单片机内核
本帖最后由 yaphetszyj 于 2016-8-1 10:19 编辑 请教大家,用Verilog实现51单片机内核的具体步骤呢,老师给的方向,不太会,希望大家帮帮我~ 目前我已将51单片机的111条指令都学完了,并 ......
yaphetszyj FPGA/CPLD
正激励有源钳位电路分析设计
本帖最后由 jameswangsynnex 于 2015-3-3 20:01 编辑 介绍同步整流的工作原理,选择与之适应的有源钳位正激励变换器并对其工作进行分析。有需要的可以看下。 ...
mzsahj 消费电子
2012年03月 版主芯币奖励!
版主芯币发放的要求:月在线时间>30小时 月发帖>30帖 版主的一些小规则:https://bbs.eeworld.com.cn/thread-77551-1-1.html 4月30日前没有跟帖,视为自动放弃! wanghongyang chenz ......
EEWORLD社区 为我们提建议&公告

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 688  49  2601  2767  1572  14  1  53  56  32 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved