电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74ABT241CSJX

产品描述IC buff/dvr tri-ST dual 20sop
产品类别逻辑    逻辑   
文件大小79KB,共7页
制造商Fairchild
官网地址http://www.fairchildsemi.com/
标准
下载文档 详细参数 全文预览

74ABT241CSJX在线购买

供应商 器件名称 价格 最低购买 库存  
74ABT241CSJX - - 点击查看 点击购买

74ABT241CSJX概述

IC buff/dvr tri-ST dual 20sop

74ABT241CSJX规格参数

参数名称属性值
是否Rohs认证符合
厂商名称Fairchild
零件包装代码SOIC
包装说明SOP, SOP20,.3
针数20
Reach Compliance Codecompliant
其他特性OUTPUT ENABLE ACTIVE HIGH FOR ONE FUNCTION
控制类型ENABLE LOW/HIGH
系列ABT
JESD-30 代码R-PDSO-G20
JESD-609代码e3
长度12.6 mm
负载电容(CL)50 pF
逻辑集成电路类型BUS DRIVER
最大I(ol)0.064 A
湿度敏感等级1
位数4
功能数量2
端口数量2
端子数量20
最高工作温度85 °C
最低工作温度-40 °C
输出特性3-STATE
输出极性TRUE
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装等效代码SOP20,.3
封装形状RECTANGULAR
封装形式SMALL OUTLINE
包装方法TAPE AND REEL
峰值回流温度(摄氏度)260
电源5 V
最大电源电流(ICC)30 mA
Prop。Delay @ Nom-Sup4.6 ns
传播延迟(tpd)4.6 ns
认证状态Not Qualified
座面最大高度2.1 mm
最大供电电压 (Vsup)5.5 V
最小供电电压 (Vsup)4.5 V
标称供电电压 (Vsup)5 V
表面贴装YES
技术BICMOS
温度等级INDUSTRIAL
端子面层Matte Tin (Sn)
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
宽度5.3 mm
Base Number Matches1

文档预览

下载PDF文档
74ABT241 Octal Buffer/Line Driver with 3-STATE Outputs
January 1995
Revised November 1999
74ABT241
Octal Buffer/Line Driver with 3-STATE Outputs
General Description
The ABT241 is an octal buffer and line driver with 3-STATE
outputs designed to be employed as a memory and
address driver, clock driver, or bus-oriented transmitter/
receiver.
Features
s
Non-inverting buffers
s
Output sink capability of 64 mA, source capability of
32 mA
s
Guaranteed latchup protection
s
High impedance glitch free bus loading during entire
power up and power down cycle
s
Nondestructive hot insertion capability
Ordering Code:
Order Number
74ABT241CSC
74ABT241CSJ
74ABT241CMSA
74ABT241CMTC
Package Number
M20B
M20D
MSA20
MTC20
Package Description
20-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300” Wide Body
20-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
20-Lead Shrink Small Outline Package (SSOP), EIAJ TYPE II, 5.3mm Wide
20-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide
Device also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.
Connection Diagram
Pin Descriptions
Pin Names
OE
1
OE
2
I
0
–I
7
O
0
–O
7
Description
Output Enable Input (Active LOW)
Output Enable Input (Active HIGH)
Inputs
Outputs
Truth Table
OE
1
H
L
L
I
0–3
X
H
L
O
0–3
Z
H
L
OE
2
L
H
H
I
4–7
X
H
L
O
4–7
Z
H
L
H
=
HIGH Voltage Level
L
=
LOW Voltage Level
X
=
Immaterial
Z
=
High Impedance
© 1999 Fairchild Semiconductor Corporation
DS011691
www.fairchildsemi.com
EP3C120F780 等效门数多少??
EP3C120F780是CYCLONE III 中比较大的FPGA,其相关介绍资料如下图: 50611 780个管脚,FBGA封装,工业温度(-40 到100度),商业温度(0~85度) ES: 工程样品, LEAD-FREE 表示啥意思? ......
eeleader FPGA/CPLD
获取-5v电源
用7805获取+5v电源,当然用7905就可以获取-5v电源 我的想法是,我能不能用运放把+5v输出经过运放反相输出做-5电源输出,我估计这样的-5V电源不稳定,忘高手说说我的想法行吗? ...
zhouliyong11 嵌入式系统
会分类智能垃圾箱
想设计一个会分类的智能垃圾箱,它能够识别可回收和不可回收的垃圾,请大家发挥一下,看看能否实现。若哪位高手想到了请留言,在下感激不尽。...
646322543 创意市集
提醒注意:30多岁的身体已经开始报警了!
这几天大学群里特别的活跃,活跃的原因并不是很乐观: 一个大学同学突发性耳聋,正在排队等着住院; 另外一个大学同学已经耳鸣很久,也正准备看医生。 30多岁,上有老,下有小,正是事业 ......
soso 聊聊、笑笑、闹闹
异步SRAM控制代码的问题
// sram_test.vmodule sram_test(clk,reset,write,read,writeaddr,writedata,readaddr,readdata, sram_oe,sram_ce,sram_lb,sram_we,sram_addr,sram_data);input clk;input reset;input writ ......
eeleader-mcu FPGA/CPLD
无线电系统中的异物和友好金属探测
视频介绍了无线电源转换、无线充电联盟输出系统、异物监测相关技术。 http://v.youku.com/v_show/id_XODI0OTI2MDk2.html ...
德州仪器_视频 模拟与混合信号

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 295  2836  2381  525  2621  58  37  10  17  13 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved