电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

FMD-2A-3CM315CVH

产品描述D Microminiature Connector, 9 Contact(s), Male, Plug,
产品类别连接器    连接器   
文件大小300KB,共2页
制造商Cristek Interconnects Inc
下载文档 详细参数 全文预览

FMD-2A-3CM315CVH概述

D Microminiature Connector, 9 Contact(s), Male, Plug,

FMD-2A-3CM315CVH规格参数

参数名称属性值
是否Rohs认证不符合
Objectid1988585295
Reach Compliance Codecompliant
Country Of OriginUSA
ECCN代码EAR99
YTEOL8.67
主体/外壳类型PLUG
连接器类型D MICROMINIATURE CONNECTOR
触点性别MALE
DIN 符合性NO
空壳NO
滤波功能YES
IEC 符合性NO
绝缘体材料GLASS FILLED POLYETHYLENE
MIL 符合性YES
插接信息MULTIPLE MATING PARTS AVAILABLE
混合触点NO
安装类型CABLE
选件GENERAL PURPOSE
外壳面层CADMIUM
外壳材料ALUMINUM ALLOY
外壳尺寸A
触点总数9

文档预览

下载PDF文档
MICRO-D METAL SHELL
FILTERED CONFORMING TO M83513
W
X
NOM
NO. OF
CONTACTS
9
15
21
25
31
37
MAX
.785
.935
1.085
1.185
1.335
1.485
SERIES
FMD
W
BSC
.565
.715
.865
.965
1.115
1.265
X
MAX
.386
.536
.686
.786
.936
1.086
Y
.096
.088
.308
MAX
2 PL
#1 SOCKET
RECEPTACLE
#1 PIN
PLUG
.093
.003
(.239)
RECEPTACLE
.287 MAX
(INCLUDES POTTING)
Y
.270
MAX
C - TYPE FILTER
W
X
NOM
NO. OF
CONTACTS
9
15
21
25
31
37
MAX
.785
.935
1.085
1.185
1.335
1.485
W
BSC
.565
.715
.865
.965
1.115
1.265
X
MAX
.435
.585
.735
.835
.985
1.135
Y
.096
.088
2 PL
#1 SOCKET
RECEPTACLE
#1 PIN
PLUG
.308 MAX
(.239)
RECEPTACLE
.093±.003
.615
.580
(INCLUDES POTTING)
Y
.308 MAX
PI - TYPE FILTER
TOLERANCE: .XXX ±.005
.XX ±.01
ANGLE ±1°
TITLE
MICRO-D METAL SHELL
FILTERED
CONFORMING TO M83513
DWG. NO.
SHT
1
OF
2
FMD
CRISTEK.COM
888.265.9162
G
REV
文件系统(四)简易数码相框的设计
文章节选自:《ARM Cortex-M0从这里开始》 作者:zhaojun_xf https://bbs.eeworld.com.cn/thread-324656-1-1.html 文件系统在学习SPI总线时已经介绍了读写SD卡的方法。那么我们知道在对SD卡 ......
EEWORLD社区 NXP MCU
Cyclone III FPGA用户手册
Chapter1.CycloneIIIDevice Family Overview Chapter2.Logic Elements and Logic Array Blocks in the CycloneIII Device Family Chapter3.Memory Blocks in the CycloneIII Device Family C ......
心仪 FPGA/CPLD
MSP430 IAR 的驱动总是装不上去
110032110033110034 路径我选的就是IAR安装目录下的那个,总是无法安装这个硬件,好郁闷啊。...
喜鹊王子 微控制器 MCU
精品电子书,See MIPS Run
See MIPS Run的原书。MIPS体系结构唯一的经典教材。...
richiefang 嵌入式系统
我设计了一个CPU内核,请问有关申请专利的事情.
大家好:   我设计了一个32位的CPU,采用5级流水,用VERILOG描述的.虽然在体积和速度上不能与现在的针对具体器件的商业软核(如NIOS2等)比较,但是我在里面用了多处自己的创 ......
arwei FPGA/CPLD
DDS介绍(自己整理)
DDS 概要 1971年,美国学者J.Tierney等人撰写的“A DIGITAL Frequency Synthesizer”-文首次提出了以全数字技术,从相位概念出发直接合成所需波形的一种新给 成原理。限于当时的技术和器件产, ......
fighting 模拟电子

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 1787  664  2815  1169  613  36  14  57  24  13 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved