IDT72T51248L6-7BB,IDT72T51248L6-7BB pdf中文资料,IDT72T51248L6-7BB引脚图,IDT72T51248L6-7BB电路-Datasheet-电子工程世界

Datasheet> 器件分类 > 半导体> 逻辑> IDT72T51248L6-7BB

文档预览

IDT72T51248L6-7BB: 产品描述IC fifo 4kx8 6-7ns 324bga; 产品类别半导体逻辑; 文件大小504KB，共56页; 制造商IDT(艾迪悌); 官网地址http://www.idt.com/

下载文档全文预览

IDT72T51248L6-7BB概述

IC fifo 4kx8 6-7ns 324bga

文档预览

下载PDF文档

全文
预览

2.5V MULTI-QUEUE DDR FLOW-CONTROL DEVICES

40 BITS WIDE WITH FIXED 4 QUEUES

8,192 x 40 x 4, 16,384 x 40 x 4

and 32,768 x 40 x 4

IDT72T51248

IDT72T51258

IDT72T51268

FEATURES

•

The multi-queue DDR flow-control device contains 4 Queues

each queue has a fixed size of:

IDT72T51248 — 8,192 x 40 or 16,384 x 20 or 32,768 x 10

IDT72T51258 — 16,384 x 40 or 32,768 x 20 or 65,536 x 10

IDT72T51268 — 32,768 x 40 or 65,536 x 20 or 131,072 x 10

Write to and Read from the same queue or different queues

simultaneously via totally independent ports

Up to 200MHz operating frequency or 8Gbps throughput in SDR mode

Up to 100MHz operating frequency or 8Gbps throughput in DDR mode

User selectable Single Data Rate (SDR) or Double Data Rate

(DDR) modes on both the write port and read port

100% Bus Utilization, Read and Write on every clock cycle

Global Bus Matching - All Queues have same Input bus width

and same Output bus width

User Selectable Bus Matching options:

- x40in to x40out

- x40in to x20out

- x40in to x10out

- x20in to x40out

- x20in to x20out

- x20in to x10out

- x10in to x40out

- x10in to x20out

- x10in to x10out

All I/O is LVTTL/ HSTL/ eHSTL user selectable

3.3V tolerant inputs in LVTTL mode

ERCLK &

EREN

Echo outputs on read port

•

Write Chip Select

WCS

input for write port

Read Chip Select

RCS

input for read port

User Selectable IDT Standard mode (using

and

FF)

or FWFT

mode (using

and

OR)

All 4 Queues have dedicated flag outputs

FF/IR, EF/OR, PAF

and

PAE

A Composite Full/ Input Ready Flag gives status of the queue

selected on the write port

A Composite Empty/ Output Ready flag gives status of the

queue selected on the read port

Programmable Almost Empty and Almost Full flags per Queue

Dedicated Serial Port for flag programming

A Partial Reset is provided for each queue

Power Down pin minimizes power consumption

2.5V Supply Voltage

Available in a 324-pin Plastic Ball Grid Array (PBGA)

19mm x 19mm, 1mm Pitch

JTAG port provides boundary scan function and optional

programming mode

Low Power, High Performance CMOS technology

Industrial temperature range (-40°C to +85°C)

FUNCTIONAL BLOCK DIAGRAM

MULTI-QUEUE DDR FLOW-CONTROL DEVICE

WCLK

WEN

WCS

IS[1:0]

Read Control

Write Control

8,192 x 40

16,384 x40

32,768 x 40

Queue 0

8,192 x 40

16,384 x40

32,768 x 40

Queue 1

8,192 x 40

16,384 x40

32,768 x 40

Queue 2

8,192 x 40

16,384 x40

32,768 x 40

Queue 3

RCLK

REN

RCS

OS[1:0]

D[39:0]

Data In

x10,x20,x40

Q[39:0]

Data Out

x10,x20,x40

FF0/IR0

PAF0

FF1/IR1

PAF1

FF2/IR2

PAF2

FF3/IR3

PAF3

CFF/CIR

EF0/OR0

PAE0

EF1/OR1

PAE1

EF2/OR2

PAE2

EF3/OR3

PAE3

CEF/COR

Read Port

Flag Outputs

6159 drw01

IDT and the IDT logo are registered trademarks of Integrated Device Technology, Inc

Write Port

Flag Outputs

FEBRUARY 20, 2009

DSC-6159/5

IDT72T51248/72T51258/72T51268 2.5V MULTI-QUEUE DDR FLOW-CONTROL DEVICES

8,192 x 40 x 4, 16,384 x 40 x 4 and 32,768 x 40 x 4

COMMERCIAL AND INDUSTRIAL

TEMPERATURE RANGES

Table of Contents

Features ......................................................................................................................................................................................................................... 1

Description ...................................................................................................................................................................................................................... 3

Pin Configuration ............................................................................................................................................................................................................. 5

Pin Descriptions ............................................................................................................................................................................................................ 6-8

Device Characteristics ..................................................................................................................................................................................................... 9

DC Electrical Characteristics .......................................................................................................................................................................................... 10

AC Electrical Characteristics ........................................................................................................................................................................................... 11

AC Test Conditions ........................................................................................................................................................................................................ 12

Functional Descriptions ............................................................................................................................................................................................. 14-22

Signal Descriptions ................................................................................................................................................................................................... 23-28

JTAG Timing Specifications ....................................................................................................................................................................................... 29-33

List of Tables

Table 1 — Device Configuration .................................................................................................................................................................................... 14

Table 2 — Default Programmable Flag Offsets ................................................................................................................................................................ 14

Table 3 — Status Flags for IDT Standard Mode ............................................................................................................................................................. 17

Table 4 — Status Flags for FWFT Mode ........................................................................................................................................................................ 17

Table 5 — I/O Voltage Level Configuration ..................................................................................................................................................................... 18

Table 6 — TSKEW Measurement .................................................................................................................................................................................. 27

List of Figures

Figure 1. Multi-Queue DDR Flow-Control Device Block Diagram .................................................................................................................................... 4

Figure 2a. AC Test Load ................................................................................................................................................................................................ 12

Figure 2b. Lumped Capacitive Load, Typical Derating ................................................................................................................................................... 12

Figure 3. Programmable Flag Offset Programming Methods ........................................................................................................................................... 15

Figure 4. Offset Registers Serial Bit Sequence ................................................................................................................................................................ 16

Figure 5. Bus-Matching Byte Arrangement ................................................................................................................................................................ 19-21

Figure 6. Echo Read Clock and Data Output Relationship .............................................................................................................................................. 28

Figure 7. Standard JTAG Timing ................................................................................................................................................................................... 29

Figure 8. JTAG Architecture ........................................................................................................................................................................................... 30

Figure 9. TAP Controller State Diagram ......................................................................................................................................................................... 31

Figure 10. Master Reset Timing ..................................................................................................................................................................................... 34

Figure 11. Partial Reset Timing ...................................................................................................................................................................................... 35

Figure 12. Write Cycle and Full Flag Timing (IDT Standard mode, SDR to SDR, x40 In to x40 Out) ............................................................................... 36

Figure 13. Write Cycle and Full Flag Timing in DDR mode ( IDT Standard mode, DDR to DDR, x40 In to x40 Out) ...................................................... 37

Figure 14. Write Cycle and Full Flag Timing with bus-matching and rate matching (IDT Standard mode, DDR to SDR, x10 In to x20 Out) ..................... 38

Figure 15. Write Cycle and Full Flag Timing with rate matching (IDT Standard mode, SDR to DDR, x40 In to x40 Out) ................................................. 39

Figure 16. Write Timing in FWFT mode (FWFT mode, SDR to SDR, x40 In to x40 Out) ................................................................................................. 40

Figure 17. Write Cycle and First Word Latency Timing in DDR mode (FWFT mode, DDR to DDR, x40 In to x40 Out) .................................................... 41

Figure 18. Read Cycle, Empty Flag & First Word Latency (IDT Standard mode, SDR to SDR, x40 In to x40 Out) .......................................................... 42

Figure 19. Read Cycle, Empty Flag & First Word Latency in DDR mode (IDT Standard mode, DDR to DDR, x40 In to x40 Out) ................................... 43

Figure 20. Read Cycle, Empty Flag & First Word Latency w/ bus-matching and rate-matching (IDT Standard mode, DDR to SDR, x40 In to x20 Out) ... 44

Figure 21. Read Cycle and Empty Flag Timing with bus-matching and rate-matching (IDT Standard mode, SDR to DDR, x10 In to x20 Out) ................ 45

Figure 22. Read Timing at Full Boundary (FWFT mode, SDR to SDR, x40 In to x40 Out) ............................................................................................. 46

Figure 23. Composite Empty Flag (IDT Standard mode, SDR to SDR, x40 In to x40 Out) .............................................................................................. 47

Figure 24. Composite Output Ready Flag (FWFT mode, SDR to SDR, x40 In to x40 Out) ............................................................................................. 47

Figure 25. Composite Full Flag (IDT Standard mode, SDR to SDR, x40 In to x40 Out) .................................................................................................. 48

Figure 26. Composite Input Ready Flag (FWFT mode, SDR to SDR, x40 In to x40 Out) ................................................................................................ 48

Figure 27. Queue Switch at Every Clock Cycle (IDT Standard mode, SDR to SDR, x40 In to x40 Out) .......................................................................... 49

Figure 28. Echo Read Clock and Read Enable Operation (IDT Standard mode, SDR to SDR, x40 In to x40 Out) .......................................................... 50

Figure 29. Echo RCLK and Echo Read Enable Operation (FWFT mode, SDR to SDR, x40 In to x40 Out) .................................................................... 51

Figure 30. Echo Read Clock and Read Enable Operation (IDT Standard mode, DDR to DDR, x10 In to x10 Out) ......................................................... 52

Figure 31. Loading of Programmable Flag Registers (IDT Standard and FWFT modes) ................................................................................................ 53

Figure 32. Reading of Programmable Flag Registers (IDT Standard and FWFT modes) ................................................................................................ 53

Figure 33. Synchronous Programmable Almost-Full Flag Timing (IDT Standard and FWFT mode, SDR to SDR, x40 In to x40 Out) .............................. 54

Figure 34. Synchronous Programmable Almost-Empty Flag Timing (IDT Standard and FWFT mode, SDR to SDR, x40 In to x40 Out) ........................... 54

Figure 35. Power Down Operation ................................................................................................................................................................................ 55

FEBRUARY 20, 2009

推荐资源

我想做一个密码锁，每次密码都不一样，通过算法确定，那位大虾能给我指点一下。: 我想用单片机做一个密码锁，每次密码都不一样（防止被别人看到:loveliness:），通过算法确定（可以用计算机算出来），那位大虾能给我指点一下。谢谢了！顺便给推荐一种合适的芯片。编程简单些就 ......; discovery111 单片机

DSP开发当中几点经验总结: 1．你用了长字运算指令没有，DST,DLD,DSUB, 是有偶地址和奇地址区别的。 2．FRCT，你用了没有，别忘了，他会把你的乘积左移一位。 3．最好不要用直接寻址，频繁的改变DP指针会很难看，也耗 ......; feifei DSP 与 ARM 处理器

东芝光电继电器TLP3547评测-与机械继电器的比较: 这测评在国庆前就已经测评完了，国庆完了几天，回来太忙忘记要发帖了，尴尬:loveliness:。下面正式测评分享：382555如图，光继电器与机械继电器的开关相互连接在同一个控制信号上，示波器设置为 ......; lehuijie 东芝光电继电器TLP3547评测

防盗报警在家庭中的实战应用: 防盗报警应用状况　　所有应用在智能小区的防盗报警系统，几乎都是小区的“出厂设置”——开发商在建好房子后，通过工程商和集成商将防盗报警系统安装完成，而作为最终使用者的业主，并没有对 ......; 探路者消费电子

请教关于xfree86的图形界面汉化问题（无源代码）: 大家好，最近遇到一个有意思的项目，但是头回做，不知如何下手，特向大家请教一二。我们已经从一块嵌入式系统板的flash芯片中读取到系统启动的二进制代码，项目要求我们能够将系统的xfree86工 ......; shily 嵌入式系统

探讨一下自己设计一块开关电源时，电感是怎么选择的: 如题，请高手指导一下。我在书上看说有电流纹波律r，一般选择0.4。大家怎么看？...; heningbo 模拟与混合信号

导轨回流焊与普通回流焊：为生产效率和质量选择最佳焊接方式

回流焊作为现代电子制造中常见的一种焊接方法，其主要目的是将焊盘、元件引脚和焊膏熔化，形成焊接点。随着技术的发展，焊接设备也在不断升级改良，其中就包括了导轨回流焊和普通回流焊。这两种方法各有优点，也存在各自的局限，所以说哪种更好并不是一个简单的问题，需要从多个角度进行评估。首先，我们来了解一下导轨回流焊。导轨回流焊机是在普通回流焊机的基础上，增加了导轨系统，使得焊接过程更为自动化，通常可以提...[详细]
电动汽车的电磁辐射对人体健康有没有危害

电动汽车产生的电磁辐射对人体伤害大？近段时间，围绕电动汽车电磁辐射的问题引发广泛关注，然而，事实上，公众的认知大多是错误的，对电动汽车的电磁辐射缺乏正确的认知。9月30日，中国汽车工业协会（以下简称“中汽协”）副秘书长许艳华接受媒体专访，用真实的测试数据做出科学判断：电动汽车产生的电磁辐射对人体健康没有危害。我们生活的环境中，可以说电磁辐射无所不在，电动汽车也不例外，甚至传统的燃油车也有电...[详细]
下雨天驾驶纯电动汽车会出现漏电现象吗

近几年国家对电动车的扶持力度越来越大，电动汽车也越来越多了。细心的小伙伴们会发现：大街小巷中多了许多绿色的牌照，而且绿色牌照的汽车在城市中还有着“不限行”等诸多便利。但是这也引发了许多安全的问题，引起很多人的担忧。有的人甚至担心在雨天行驶漏电，开着电动车不敢淌水，这些缺乏常识的问题。经过小编查阅资料，且多方取证，发现这些担忧都是过于“杞人忧天”了。在我国北方由于气候相对干燥，而且一般下雨也...[详细]
塔克热系统在中国光博会隆重推出高性能光电应用中的最新主动制冷技术

能够为人工智能算力、智能感测和自动驾驶系统提供精确、高效的热管理 2025年8月25日，中国深圳 – 先进热管理领域的全球头部厂商塔克热系统（Tark Thermal Solutions）（前身为莱尔德热系统，Laird Thermal Systems）将于9月10 - 12日在深圳国际会展中心举行的第二十六届中国国际光电博览会（中国光博会，CIOE 2025...[详细]
盖世汽车供应链：透视中国汽车芯片产业

随着智能电动汽车的快速普及，汽车芯片正从辅助控制单元，跃升为支撑整车智能化的“底座”。其应用范围从动力控制、底盘域、智能座舱、辅助驾驶域延展至整车中央计算平台，构建出一个高算力、高安全、高可靠的硬核体系。在全球芯片巨头如英伟达、高通、英飞凌等持续加码的同时，华为、比亚迪、地平线、黑芝麻智能等本土企业正快速崛起，推动国产替代加速落地。伴随整车架构向中央计算与域控制器转型，汽车芯片的产业链格局正被深...[详细]
文远知行发布一段式端到端辅助驾驶解决方案，预计2025年内量产上车

8月21日，文远知行WeRide正式推出与博世合作的一段式端到端辅助驾驶解决方案——WePilot AiDrive，这距离双方合作的“两段式端到端”方案量产上车仅半年。目前，WePilot AiDrive已完成核心功能验证，预计2025年内实现量产上车，助力全球辅助驾驶行业走向更智能、更高效、更普适的大规模应用阶段。据悉，相比先感知再决策的传统两段式架构，文远知行WePilot Ai...[详细]
单片机stm32的5个时钟源的详细分析

　　众所周知STM32有5个时钟源HSI、HSE、LSI、LSE、PLL，其实他只有四个，因为从上图中可以看到PLL都是由HSI或HSE提供的。　　其中，高速时钟(HSE和HSI)提供给芯片主体的主时钟.低速时钟(LSE和LSI)只是提供给芯片中的RTC(实时时钟)及独立看门狗使用，图中可以看出高速时钟也可以提供给RTC。　　内部时钟是在芯片内部RC振荡器产生的，起振较快，所以时钟在芯片刚上...[详细]
stm32看门狗详细解答，看了觉得一下子明白了很多

　　一、独立看门狗　　STM32 的独立看门狗由内部专门的 40Khz 低速时钟驱动，即使主时钟发生故障，它也仍然有效。　　看门狗的原理：单片机系统在外界的干扰下会出现程序跑飞的现象导致出现死循环，看门狗电路就是为了避免这种情况的发生。看门狗的作用就是在一定时间内(通过定时计数器实现)没有接收喂狗信号(表示　　MCU 已经挂了)，便实现处理器的自动复位重启(发送复位信号) 。　　在键值寄...[详细]
stm32内部Flash的读写操作

stm32的产品都有内置Flash，而且不同系列的产品其内置Flash的大小不尽相同，结构上也有差异，本文将对stm32f07x，stm32f10x，stm32f40x的内置Flash结构，以及如何进行读写操作做一个介绍。一、特性与构成 1.stm32f07x系列 2、stm32f10x系列　　　　　　　　　　3、stm32f40x系列　...[详细]
利用麦克风数组抑制背景噪声

　　概述　　随着手持语音通信设备越来越流行，它们应用在嘈吵环境的机会也越来越高，例如机场、交通繁忙的路段、人多嘈杂的酒吧等。在这种嘈吵的环境下，通话的双方实在难以听清对方所说的话。　　此外，不少通信系统都是采用计算机运行的语音识别、指令及/或响应系统，这些系统均易受到背景噪声的影响，假如噪声过大，便会导致系统出现很大的偏差。因此，有必要改善语音信号对背景声音噪声的比率。　　本文将解释利用麦...[详细]
纯电动汽车的双电机与单电机各自的特点是什么

对于电动汽车而言，最核心的部件之一就是电机。电源为电机提供电能，而电机的作用就是将这些电能转化为机械能，进而通过传动装置来驱动车轮前进，因此汽车的能量转换效率与电机的性能密不可分。而为了提升汽车性能，双电机模式也被应用到了电动汽车当中。那么相较于传统的单电机模式，双电机模式拥有着哪些优势，是否只是单电机的叠加呢？首先，目前的双电机驱动主要是有三种方式，第一种是两个功率相同的电机进行叠加，实...[详细]
基于iGaN的300W高能效游戏适配器参考设计

在科技演进浪潮中，能源技术已逐渐成为现代产业发展的核心驱动力。从移动设备到云服务器，从电动车到智慧城市，科技产品日益强调效能、速度与可持续能源的平衡，而这一切的背后都需要更高效、更稳定的电源转换技术。随着各种应用对能源效率与功率密度的要求不断提高，传统以硅（Silicon, Si）为基础的功率元件正面临物理与性能的极限挑战。这也促使业界开始寻求更具潜力的新型材料，其中氮化镓（Gallium...[详细]
英特尔携手亚马逊云科技，打造云服务新引擎

英特尔 ® 至强 ® 6性能核处理器现已支持亚马逊云科技（AWS）上全新推出的亚马逊EC2 R8i和R8i-flex实例。与基于英特尔处理器的其他云实例相比，这两款新实例能为用户提供更卓越的性能和更快的内存带宽。基于英特尔至强6处理器的亚马逊第八代EC2实例正式发布，在云端为客户提供卓越的性能与更高的内存带宽这两款新实例不仅是英特尔与AWS多年深度合作的丰硕成果，也充分展现了双方正...[详细]
linux shell数据重定向（输入重定向与输出重定向）详细分析

在了解重定向之前，我们先来看看linux 的文件描述符。 linux文件描述符：可以理解为linux跟踪打开文件，而分配的一个数字，这个数字有点类似c语言操作文件时候的句柄，通过句柄就可以实现文件的读写操作。用户可以自定义文件描述符范围是：3-num,这个最大数字，跟用户的：ulimit –n 定义数字有关系，不能超过最大值。 linux启动后，会默认打开3个文件描述符，分别是：标准输入s...[详细]
意法半导体发布 IFRS 2025半年财报

2025年8月21日，中国 – 服务多重电子应用领域、全球排名前列的半导体公司意法半导体(STMicroelectronics，简称ST) 在公司官网上公布了截至2025年6月28日为期六个月的IFRS 2025半年财报，并提交荷兰金融市场管理局 (AFM)报备。本公司的半年财报是按照国际财务报告准则 (IFRS-EU) 编制，在本公司网站和荷兰金融管理局 (AFM) 网站上均有发布。...[详细]

器件捷径: 00 01 02 03 04 05 06 07 08 09 0A 0C 0F 0J 0L 0M 0R 0S 0T 0Z 10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F 1H 1K 1M 1N 1P 1S 1T 1V 1X 1Z 20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F 2G 2K 2M 2N 2P 2Q 2R 2S 2T 2W 2Z 30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F 3G 3H 3J 3K 3L 3M 3N 3P 3R 3S 3T 3V 40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4M 4N 4P 4S 4T 50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5E 5G 5H 5K 5M 5N 5P 5S 5T 5V 60 61 62 63 64 65 66 67 68 69 6A 6C 6E 6F 6M 6N 6P 6R 6S 6T 70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7M 7N 7P 7Q 7V 7W 7X 80 81 82 83 84 85 86 87 88 89 8A 8D 8E 8L 8N 8P 8S 8T 8W 8Y 8Z 90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9F 9G 9H 9L 9S 9T 9W

热门器件

开源项目推荐更多

热门活动更多

热门文章更多

技术资料推荐更多