电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

CPPDT4B-A3BR-01.0000/133.0000

产品描述TTL Output Clock Oscillator,
产品类别无源元件    振荡器   
文件大小205KB,共5页
制造商Cardinal Components
标准
下载文档 详细参数 全文预览

CPPDT4B-A3BR-01.0000/133.0000概述

TTL Output Clock Oscillator,

CPPDT4B-A3BR-01.0000/133.0000规格参数

参数名称属性值
是否Rohs认证符合
Objectid7202954014
Reach Compliance Codecompliant
JESD-609代码e3
振荡器类型TTL
端子面层Matte Tin (Sn)

文档预览

下载PDF文档
 
 
Field Programmable Crystal Oscillator 
Programmed in the field with the PG‐3200 oscillator programming instrument within seconds. 
Factory Programmable 
Standard Package Options 
CARDINAL COMPONENTS 
 
Series CPPD 
Instrument Part Number: 
CPPD 
SERIES 
CPPD 
 
 
 
 
CPPD C 1 L Z ‐ A5 B6 ‐ XX.XXXX / YY.YYYY         
VOLTAGE 
Blank = 5V 
L = 3.3V 
R = 2.7V 
 
 
 
XX.XXXX 
FREQUENCY 
0.500 ~ 133.000 MHz 
Pin 1 Logic “0” 
 
 
 
OUTPUT 
C = CMOS 
T = TTL 
 
 
 
PACKAGE STYLE 
1 = Full Size 
4 = Half Size 
5 = 3.2x5 Ceramic 
7 = 5x7 Ceramic 
8 = PLASTIC SMD 
ADDED FEATURE 
Blank = Cut Tape 
B = Bulk 
T = Tube 
Z = Tape and Reel 
 
A5 
OPERATING TEMP 
Blank = 0°C~+70°C 
A3 = ‐55~+125°C 
A5 = ‐20°C~+70°C 
A7 = ‐40°C~+85°C 
 
B6 
STABILITY 
B6 = ±100PPM 
BP = ±50PPM 
BR = ±25PPM 
 
 
YY.YYYY 
FREQUENCY 
0.500 ~ 133.000 MHz 
Pin 1 Logic “1” 
 
 
 
Specifications: 
Description
 
Frequency Range: 
Programmable to any discrete frequency 
Available Stability Options: 
‐100 
‐50 
‐25 
Programmable Supply Voltage:  
 
 
Operating Temperature Range Options: 
(1‐133 MHz) 
(1‐100 MHz) 
(1‐66.0 MHz) 
4.5 
3.0 
2.5 
‐55 
‐20 
‐40 
Storage Temperature: 
Aging:  
Ta=°25C,Vdd=5V/3.3V 
1
st
 Year 
st
After 1
 year 
Min
 
0.500 
Typ 
 
 
Max 
133 
+100 
+50 
+25 
Unit 
MHz 
PPM 
5.0 
3.3 
2.7 
 
5.5 
3.6 
3.0 
+125 
+70 
+85 
°C 
°C 
°C 
°C 
PPM/Year 
PPM/Year 
‐55 
 
 
 
+125 
±5 
±1 
Programmable Output Level: 
Operating Conditions: 
Description
 
V
DD
 
C
TTL
 
 
 
C
CMOS
 
 
 
 
 
 
Supply Voltage 
Max capacitive load on outputs for TTL levels 
4.5V‐5.5V V
DD
, ≤ 40 MHz 
4.5V‐5.5V V
DD
, 40 ‐ 133 MHz 
Max capacitive load on outputs for CMOS levels 
4.5V‐5.5V V
DD
, ≤ 66 MHz 
4.5V‐5.5V V
DD
, 66 ‐ 133 MHz 
3.0V‐3.6V V
DD
, ≤ 40 MHz 
3.0V‐3.6V V
DD
, 40 ‐ 100 MHz 
2.5‐3.0V V
DD
, ≤ 66 MHz 
CMOS/TTL 
Min
 
2.5 
 
Max 
5.5 
 
50 
25 
 
50 
25 
30 
15 
25 
Unit 
 
pF 
pF 
 
pF 
pF 
pF 
pF 
pF 
 
Cardinal Components 
1801 Broadway Street 
Charlottesville, VA 22902 
 
1 of 5 
 
Telephone: (973)785‐1333
Email: sales@cardinalxtal.com
Website: www.cardinalxtal.com
有没有接触过本安电源设计的,有没有2A24V的电源方案
RT,有没有大神接触过本安电源开关设计,有没有2A,24V输出的电源设计的方案,请大神分享一下。 ...
哼哼哈嘿丨墨染 电源技术
TMS320F28335生成SPWM
/* * main.c */ #include "DSP2833x_Project.h" void InitEPwm1Example(void); void Gpio_Setup(void); interrupt void epwm1_isr(void); int N=60; float M=0.8; int i; f ......
fish001 微控制器 MCU
请教一个verilog 程序!
前仿没有问题,用Quater 2编译也成功了,但后仿时出现网表文件错误…… 请高人指教…… 谢谢…… `timescale 1ns/100ps `define clk_cycle 50 module sim_all(clk,rst,rst1,wr_en,rd ......
lingfeng 嵌入式系统
问下:STM的16个大电流驱动
问下:STM的16个大电流高电平驱动光耦,他应该串一个电阻还是该用个上拉电阻? 再一个:用定时器时与定时器对应的口能不能做通用i/o口?...
maxipeiz stm32/stm8
基于actel fpga的周期反馈式纯数字锁相环
本帖最后由 teleagle 于 2018-10-8 22:19 编辑 基于actel fpga的周期反馈式纯数字锁相环: 简单的说就是建立一个状态机,对输入周期参数在产生时钟的每个周期的第一时间更新值,然后 ......
teleagle FPGA/CPLD
求Mac OS X 下的开发工具
如题 ...
zhaoqibin ST MEMS传感器创意设计大赛专区

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 213  1226  299  790  2436  5  25  7  16  50 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved