电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

PDU54-750M

产品描述4-BIT, ECL-INTERFACED PROGRAMMABLE DELAY LINE (SERIES PDU54)
产品类别逻辑    逻辑   
文件大小142KB,共4页
制造商Data Delay Devices
标准
下载文档 详细参数 全文预览

PDU54-750M概述

4-BIT, ECL-INTERFACED PROGRAMMABLE DELAY LINE (SERIES PDU54)

PDU54-750M规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
厂商名称Data Delay Devices
零件包装代码DIP
包装说明0.600 INCH, DIP-24
针数24
Reach Compliance Codecompli
JESD-30 代码R-XDIP-T24
JESD-609代码e3
长度32.258 mm
逻辑集成电路类型ACTIVE DELAY LINE
功能数量1
抽头/阶步数15
端子数量24
最高工作温度125 °C
最低工作温度-55 °C
输出特性OPEN-EMITTER
输出极性TRUE
封装主体材料UNSPECIFIED
封装代码DIP
封装形状RECTANGULAR
封装形式IN-LINE
峰值回流温度(摄氏度)NOT SPECIFIED
可编程延迟线YES
认证状态Not Qualified
座面最大高度10.033 mm
表面贴装NO
技术ECL
温度等级MILITARY
端子面层Tin (Sn)
端子形式THROUGH-HOLE
端子节距2.54 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
总延迟标称(td)11.25 ns
宽度15.24 mm

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 465  799  1260  1528  1666 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved