BLU2512ER-1293-BT10Q,BLU2512ER-1293-BT10Q pdf中文资料,BLU2512ER-1293-BT10Q引脚图,BLU2512ER-1293-BT10Q电路-Datasheet-电子工程世界

BLU2512ER-1293-BT10Q: 产品描述Fixed Resistor, Thin Film, 1W, 129000ohm, 200V, 0.1% +/-Tol, 10ppm/Cel, 2512,; 产品类别无源元件电阻器; 文件大小44KB，共1页; 制造商RCD Components Inc.; 官网地址http://www.rcdcomponents.com/

下载文档详细参数全文预览

BLU2512ER-1293-BT10Q概述

Fixed Resistor, Thin Film, 1W, 129000ohm, 200V, 0.1% +/-Tol, 10ppm/Cel, 2512,

参数名称	属性值
是否Rohs认证	不符合
Objectid	739565922
Reach Compliance Code	compliant
Country Of Origin	Taiwan
ECCN代码	EAR99
YTEOL	5.45
构造	Chip
JESD-609代码	e0
端子数量	2
最高工作温度	155 °C
最低工作温度	-55 °C
封装高度	0.61 mm
封装长度	6.3 mm
封装形式	SMT
封装宽度	3.2 mm
包装方法	TR
额定功率耗散 (P)	1 W
电阻	129000 Ω
电阻器类型	FIXED RESISTOR
系列	BLU
尺寸代码	2512
技术	THIN FILM
温度系数	10 ppm/°C
端子面层	Tin/Lead (Sn/Pb) - with Nickel (Ni) barrier
容差	0.1%
工作电压	200 V

InstaSPIN-FOC lab2a与lab2b请教: 以下分别为InstaSPIN-FOC lab 2a与lab 2b的中断服务函数:lab 2a:interrupt void mainISR(void){HAL_PwmData_t negPwmData = {_IQ(0.0), _IQ(0.0), _IQ(0.0)};// toggle status LEDif(gLEDcnt++ > (uint_least32_t)(USER_ISR_FREQ_...; Hoo 微控制器 MCU

在DC/DC转换器中采用陶瓷或电解输出电容器——为什么不能兼用呢？: [i=s] 本帖最后由 qwqwqw2088 于 2016-2-23 21:17 编辑 [/i][backcolor=rgb(255,255,255)]转发一篇好文，大家欣赏！[/backcolor][backcolor=rgb(255,255,255)]DC/DC转换器中采用陶瓷或电解输出电容器——为什么不能兼用呢？[/backcolor][backcolor=rgb(255,255,255)]...; qwqwqw2088 模拟与混合信号

Altium designer 15.0更新PCB后，为什么整个图都变透明了？: [size=5]这是是百度上相同的帖子:)，但是我用的软件不同，打开的地方也不一样，求解[/size]:puzzle:[url]http://zhidao.baidu.com/link?url=uUFLvZMXxB9pgnjq7kgA5MVamUjOLMjDsLB-rzueY_H-NJYZ5fS3IWqbB6rAAmgdpUPIWHBPdQahwaZm-uyhJEfxbKfagokAT1rCQjt...; flying510 PCB设计

求教，大神们，看看我这个串口采集数据发送和另一个机子接收显示的程序哪里不对啊！: 发送： void main(){U8i,j;TMOD = 0x20;TH1 = 253;TL1 = 253;TR1 = 1;SCON = 0x40;while(1){delay1(100);RH();str[0]=U8RH_data_H;str[1]=U8RH_data_L;str[2]=U8T_data_H;str[3]=U8T_data_L;str[4]=U8checkdata;for(i=0...; xiangbinlvcha 51单片机

ise上做的分频程序创建约束时出现your design has no clocks ！！！: 仿真正确，程序如下求大神解答`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Company:// Engineer://// Create Date:18:29:23 12/18/2013// Design Name:// Module ...; yushiga FPGA/CPLD

器件捷径: S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 SA SB SC SD SE SF SG SH SI SJ SK SL SM SN SO SP SQ SR SS ST SU SV SW SX SY SZ T0 T1 T2 T3 T4 T5 T6 T7 T8 T9 TA TB TC TD TE TF TG TH TI TJ TK TL TM TN TO TP TQ TR TS TT TU TV TW TX TY TZ U0 U1 U2 U3 U4 U6 U7 U8 UA UB UC UD UE UF UG UH UI UJ UK UL UM UN UP UQ UR US UT UU UV UW UX UZ V0 V1 V2 V3 V4 V5 V6 V7 V8 V9 VA VB VC VD VE VF VG VH VI VJ VK VL VM VN VO VP VQ VR VS VT VU VV VW VX VY VZ W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 WA WB WC WD WE WF WG WH WI WJ WK WL WM WN WO WP WR WS WT WU WV WW WY X0 X1 X2 X3 X4 X5 X7 X8 X9 XA XB XC XD XE XF XG XH XK XL XM XN XO XP XQ XR XS XT XU XV XW XX XY XZ Y0 Y1 Y2 Y4 Y5 Y6 Y9 YA YB YC YD YE YF YG YH YK YL YM YN YP YQ YR YS YT YX Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z8 ZA ZB ZC ZD ZE ZF ZG ZH ZJ ZL ZM ZN ZP ZR ZS ZT ZU ZV ZW ZX ZY