电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

P-0402K2262DST5

产品描述Fixed Resistor, Thin Film, 0.05W, 22600ohm, 75V, 0.5% +/-Tol, 100ppm/Cel, Surface Mount, 0402, CHIP
产品类别无源元件    电阻器   
文件大小94KB,共3页
制造商Vishay(威世)
官网地址http://www.vishay.com
标准
下载文档 详细参数 全文预览

P-0402K2262DST5概述

Fixed Resistor, Thin Film, 0.05W, 22600ohm, 75V, 0.5% +/-Tol, 100ppm/Cel, Surface Mount, 0402, CHIP

P-0402K2262DST5规格参数

参数名称属性值
是否Rohs认证符合
Objectid958898312
包装说明CHIP
Reach Compliance Codecompliant
Country Of OriginUSA
ECCN代码EAR99
YTEOL8.05
其他特性ANTI-SULFUR, FLAME PROOF, NON-INDUCTIVE
构造Rectangular
JESD-609代码e3
安装特点SURFACE MOUNT
端子数量2
最高工作温度155 °C
最低工作温度-55 °C
封装高度0.8382 mm
封装长度1.0668 mm
封装形式SMT
封装宽度0.5588 mm
包装方法TR
额定功率耗散 (P)0.05 W
额定温度70 °C
电阻22600 Ω
电阻器类型FIXED RESISTOR
尺寸代码0402
表面贴装YES
技术THIN FILM
温度系数100 ppm/°C
端子面层Matte Tin (Sn) - with Nickel (Ni) barrier
端子形状WRAPAROUND
容差0.5%
工作电压75 V
micropython设置了单独的出厂重置代码文件
以前出厂重置功能部分代码是放在main.c中,现在设置了单独的文件实现这个功能,更加方便定制化了。此外,boot.py不在是无条件自动生成了,以前如果文件系统中没有boot.py文件会自动创建,现在仅在重置时产生。[url]https://github.com/micropython/micropython/commit/97753a1bbc5a20003bcf2a7f90cff2ca5c81ee...
dcexpert MicroPython开源版块
如何调整核心内存的大小
向大家请教个问题:默认情况下,4G的内存,核心内存和用户态内存分别是2G,现在我写了一个驱动,需要更多的核心内存,因此想把核心内存调整的大些,应该如何做到呢?另外,我还有个机器是8G内存,跑wxp64位系统,也想调整核心内存更大,应该如何做?...
forhelp 嵌入式系统
请教:如何控制2.4G射频识别角度??
在做2.4G射频识别时,发现有源射频识别系统的角度很难控制,尤其当标签距离识别设备小于10米时,角度基本上都是360。在网上看到有些高人说,射频角度可以控制在15°...有谁有这方面的经验没有?如何有效控制有源射频的识别角度。我的想法是这样的:因为有源标签是电池供电,所以大部分都采用标签主动激活发送,阅读器则被动接收;标签的信号是有覆盖范围的,所以不管阅读器天线的角度如何,只要标签的信号能达到阅读...
lance0220 嵌入式系统
使用 ustruct 进行字节数值重组,潘多拉开发板陀螺仪
[i=s] 本帖最后由 zy459994202 于 2019-8-22 16:02 编辑 [/i]最近在用 RT-Thread MicroPython 操作潘多拉开发板读取 icm20608 传感器中的加速度和角速度,可算是费了一番功夫。我想要将从寄存器中读取来的字节数据拼接成十六位的整形,然后打印出来。但是想要把每次读取出来的无符号单字节数据拼成十六位的整形遇到了困难。最开始的思路是使用位运算,...
zy459994202 MicroPython开源版块
手机开发USB口问题
将手机和PC机用USB相连:当先将未开机的手机用USB线连到PC上,再打开手机时,从PC上向手机发送AT指令,手机能向PC返回OK;可是当先将手机开机,再将手机用USB线连接到PC机时,从PC上向手机发送AT指令,手机却不能向PC返回任何东西。不知以上是什么原因?以上问题请教一下大家,谢谢了!...
Andy22 嵌入式系统
逻辑综合器的故事
FPGA设计流程中,逻辑综合的过程非常重要。 由于HDL代码的多样性,逻辑综合的质量对最终设计性能的影响非常大。在.18微米到.15微米的时代,FPGA的性能很大程度上取决于门延迟。根据我的经验,微米时代,FPGA内部延迟一般70%是逻辑门的延迟,而30%是线延迟。 也就是说,最高设计频率FMax取决于关键路径中寄存器间的逻辑层数。 而逻辑层数一方面取决于设计师在设计中对设计流水线的把握,另一方面...
HDLWorld FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 93  158  527  549  791 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved