电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

V54C36162VT55

产品描述Synchronous DRAM, 1MX16, 5.3ns, CMOS, PDSO50
产品类别存储    存储   
文件大小114KB,共21页
制造商Mosel Vitelic Corporation ( MVC )
官网地址http://www.moselvitelic.com
下载文档 详细参数 全文预览

V54C36162VT55概述

Synchronous DRAM, 1MX16, 5.3ns, CMOS, PDSO50

V54C36162VT55规格参数

参数名称属性值
是否Rohs认证不符合
Objectid103130430
包装说明TSOP, TSOP50,.46,32
Reach Compliance Codeunknown
ECCN代码EAR99
最长访问时间5.3 ns
最大时钟频率 (fCLK)183 MHz
I/O 类型COMMON
交错的突发长度1,2,4,8
JESD-30 代码R-PDSO-G50
JESD-609代码e0
内存密度16777216 bit
内存集成电路类型SYNCHRONOUS DRAM
内存宽度16
端子数量50
字数1048576 words
字数代码1000000
最高工作温度70 °C
最低工作温度
组织1MX16
输出特性3-STATE
封装主体材料PLASTIC/EPOXY
封装代码TSOP
封装等效代码TSOP50,.46,32
封装形状RECTANGULAR
封装形式SMALL OUTLINE, THIN PROFILE
电源3.3 V
认证状态Not Qualified
刷新周期4096
连续突发长度1,2,4,8,FP
最大待机电流0.002 A
最大压摆率0.155 mA
标称供电电压 (Vsup)3.3 V
表面贴装YES
技术CMOS
温度等级COMMERCIAL
端子面层Tin/Lead (Sn/Pb)
端子形式GULL WING
端子节距0.8 mm
端子位置DUAL

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2485  2369  1494  45  2663  51  48  31  1  54 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved