EE PLD, 15ns, CMOS, PBGA432, BGA-432
参数名称 | 属性值 |
厂商名称 | Lattice(莱迪斯) |
零件包装代码 | BGA |
包装说明 | BGA, |
针数 | 432 |
Reach Compliance Code | unknown |
ECCN代码 | EAR99 |
最大时钟频率 | 24 MHz |
JESD-30 代码 | S-PBGA-B432 |
长度 | 40 mm |
专用输入次数 | |
I/O 线路数量 | 312 |
端子数量 | 432 |
组织 | 0 DEDICATED INPUTS, 312 I/O |
输出函数 | MACROCELL |
封装主体材料 | PLASTIC/EPOXY |
封装代码 | BGA |
封装形状 | SQUARE |
封装形式 | GRID ARRAY |
可编程逻辑类型 | EE PLD |
传播延迟 | 15 ns |
认证状态 | Not Qualified |
座面最大高度 | 1.71 mm |
标称供电电压 | 5 V |
表面贴装 | YES |
技术 | CMOS |
端子形式 | BALL |
端子节距 | 1.27 mm |
端子位置 | BOTTOM |
宽度 | 40 mm |
Base Number Matches | 1 |
ISPLSI8840-60LB | ISPLSI8840-90LB | ISPLSI8840-110LB | |
---|---|---|---|
描述 | EE PLD, 15ns, CMOS, PBGA432, BGA-432 | EE PLD, 10ns, CMOS, PBGA432, BGA-432 | EE PLD, 8.5ns, CMOS, PBGA432, BGA-432 |
厂商名称 | Lattice(莱迪斯) | Lattice(莱迪斯) | Lattice(莱迪斯) |
零件包装代码 | BGA | BGA | BGA |
包装说明 | BGA, | BGA, | BGA, |
针数 | 432 | 432 | 432 |
Reach Compliance Code | unknown | unknown | unknown |
ECCN代码 | EAR99 | EAR99 | EAR99 |
最大时钟频率 | 24 MHz | 16 MHz | 13.5 MHz |
JESD-30 代码 | S-PBGA-B432 | S-PBGA-B432 | S-PBGA-B432 |
长度 | 40 mm | 40 mm | 40 mm |
I/O 线路数量 | 312 | 312 | 312 |
端子数量 | 432 | 432 | 432 |
组织 | 0 DEDICATED INPUTS, 312 I/O | 0 DEDICATED INPUTS, 312 I/O | 0 DEDICATED INPUTS, 312 I/O |
输出函数 | MACROCELL | MACROCELL | MACROCELL |
封装主体材料 | PLASTIC/EPOXY | PLASTIC/EPOXY | PLASTIC/EPOXY |
封装代码 | BGA | BGA | BGA |
封装形状 | SQUARE | SQUARE | SQUARE |
封装形式 | GRID ARRAY | GRID ARRAY | GRID ARRAY |
可编程逻辑类型 | EE PLD | EE PLD | EE PLD |
传播延迟 | 15 ns | 10 ns | 8.5 ns |
认证状态 | Not Qualified | Not Qualified | Not Qualified |
座面最大高度 | 1.71 mm | 1.71 mm | 1.71 mm |
标称供电电压 | 5 V | 5 V | 5 V |
表面贴装 | YES | YES | YES |
技术 | CMOS | CMOS | CMOS |
端子形式 | BALL | BALL | BALL |
端子节距 | 1.27 mm | 1.27 mm | 1.27 mm |
端子位置 | BOTTOM | BOTTOM | BOTTOM |
宽度 | 40 mm | 40 mm | 40 mm |
Base Number Matches | 1 | 1 | 1 |
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved