电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索

74LVX112MX

产品描述IC JK type neg trg dual 16soic
产品类别逻辑    逻辑   
文件大小77KB,共7页
制造商Fairchild
官网地址http://www.fairchildsemi.com/
标准
下载文档 详细参数 选型对比 全文预览

74LVX112MX概述

IC JK type neg trg dual 16soic

74LVX112MX规格参数

参数名称属性值
是否Rohs认证符合
厂商名称Fairchild
零件包装代码SOIC
包装说明SOP, SOP16,.25
针数16
Reach Compliance Codeunknown
系列LV/LV-A/LVX/H
JESD-30 代码R-PDSO-G16
JESD-609代码e3
长度9.9 mm
负载电容(CL)50 pF
逻辑集成电路类型J-K FLIP-FLOP
最大频率@ Nom-Sup80000000 Hz
最大I(ol)0.004 A
湿度敏感等级1
位数2
功能数量2
端子数量16
最高工作温度85 °C
最低工作温度-40 °C
输出极性COMPLEMENTARY
封装主体材料PLASTIC/EPOXY
封装代码SOP
封装等效代码SOP16,.25
封装形状RECTANGULAR
封装形式SMALL OUTLINE
包装方法TAPE AND REEL
峰值回流温度(摄氏度)260
电源3.3 V
传播延迟(tpd)19 ns
认证状态Not Qualified
座面最大高度1.75 mm
最大供电电压 (Vsup)3.6 V
最小供电电压 (Vsup)2 V
标称供电电压 (Vsup)2.7 V
表面贴装YES
技术CMOS
温度等级INDUSTRIAL
端子面层Matte Tin (Sn)
端子形式GULL WING
端子节距1.27 mm
端子位置DUAL
处于峰值回流温度下的最长时间NOT SPECIFIED
触发器类型NEGATIVE EDGE
宽度3.9 mm
最小 fmax100 MHz
Base Number Matches1

文档预览

下载PDF文档
74LVX112 Low Voltage Dual J-K Flip-Flops with Preset and Clear
October 1996
Revised December 2003
74LVX112
Low Voltage Dual J-K Flip-Flops with Preset and Clear
General Description
The LVX112 is a dual J-K Flip-Flop where each flip-flop has
independent inputs (J, K, PRESET, CLEAR, and CLOCK)
and outputs (Q, Q). These devices are edge sensitive and
change states synchronously on the negative going transi-
tion of the clock pulse. Triggering occurs at a voltage level
of the clock and is not directly related to the transition time.
Clear and Preset are independent of the clock and are
accomplished by a low logic level on the corresponding
input. The J and K inputs can change when the clock is in
either state without affecting the flip-flop, provided that they
are in the desired state during the recommended setup and
hold times relative to the falling edge of the clock.
The inputs tolerate voltages up to 7V allowing the interface
of 5V systems to 3V systems.
Features
s
Input voltage level translation from 5V–3V
s
Ideal for low power/low noise 3.3V applications
Ordering Code:
Order Number
74LVX112M
74LVX112SJ
74LVX112MTC
Package Number
M16A
M16D
MTC16
Package Description
16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
16-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide
Devices also available in Tape and Reel. Specify by appending suffix letter “X” to the ordering code.
Connection Diagram
Pin Descriptions
Pin Names
J
1
, J
2
, K
1
, K
2
CLK
1
, CLK
2
CLR
1
, CLR
2
PR
1
, PR
2
Q
1
, Q
2
, Q
1
, Q
2
Data Inputs
Clock Pulse Inputs (Active Falling edge)
Direct Clear Inputs (Active LOW)
Direct Preset Inputs (Active LOW)
Description
© 2003 Fairchild Semiconductor Corporation
DS012158
www.fairchildsemi.com

74LVX112MX相似产品对比

74LVX112MX 51760-10906412BB 74LVX112SJX
描述 IC JK type neg trg dual 16soic Board Connector, Female, Right Angle, Press Fit Terminal, Guide Pin, Receptacle IC JK type neg trg dual 16sop
是否Rohs认证 符合 不符合 符合
Reach Compliance Code unknown compliant compliant
最高工作温度 85 °C 105 °C 85 °C
最低工作温度 -40 °C -55 °C -40 °C
厂商名称 Fairchild - Fairchild
零件包装代码 SOIC - SOIC
包装说明 SOP, SOP16,.25 - 5.30 MM, EIAJ TYPE2, SOP-16
针数 16 - 16
系列 LV/LV-A/LVX/H - LV/LV-A/LVX/H
JESD-30 代码 R-PDSO-G16 - R-PDSO-G16
JESD-609代码 e3 - e3
长度 9.9 mm - 10.2 mm
负载电容(CL) 50 pF - 50 pF
逻辑集成电路类型 J-K FLIP-FLOP - J-K FLIP-FLOP
最大频率@ Nom-Sup 80000000 Hz - 80000000 Hz
最大I(ol) 0.004 A - 0.004 A
湿度敏感等级 1 - 1
位数 2 - 2
功能数量 2 - 2
端子数量 16 - 16
输出极性 COMPLEMENTARY - COMPLEMENTARY
封装主体材料 PLASTIC/EPOXY - PLASTIC/EPOXY
封装代码 SOP - SOP
封装等效代码 SOP16,.25 - SOP16,.3
封装形状 RECTANGULAR - RECTANGULAR
封装形式 SMALL OUTLINE - SMALL OUTLINE
包装方法 TAPE AND REEL - TAPE AND REEL
峰值回流温度(摄氏度) 260 - 260
电源 3.3 V - 3.3 V
传播延迟(tpd) 19 ns - 19 ns
认证状态 Not Qualified - Not Qualified
座面最大高度 1.75 mm - 2.1 mm
最大供电电压 (Vsup) 3.6 V - 3.6 V
最小供电电压 (Vsup) 2 V - 2 V
标称供电电压 (Vsup) 2.7 V - 2.7 V
表面贴装 YES - YES
技术 CMOS - CMOS
温度等级 INDUSTRIAL - INDUSTRIAL
端子面层 Matte Tin (Sn) - Matte Tin (Sn)
端子形式 GULL WING - GULL WING
端子节距 1.27 mm - 1.27 mm
端子位置 DUAL - DUAL
处于峰值回流温度下的最长时间 NOT SPECIFIED - NOT SPECIFIED
触发器类型 NEGATIVE EDGE - NEGATIVE EDGE
宽度 3.9 mm - 5.3 mm
最小 fmax 100 MHz - 100 MHz
Base Number Matches 1 - 1
【智能车资料共享转帖】 资料下载、交流——之光电传感器
本帖最后由 paulhyde 于 2014-9-15 03:36 编辑 专为今年9月全国电子电路设计大赛,为大家能够更充足的备战本次大赛,也为解决有些朋友因找不到资料而痛苦的情况。 所以希望大家 : ......
kevinrobot 电子竞赛
好久没发个帖了,表示我还在EE混
昨天参加了新塘的M0研讨会,研讨会在EE的公司的旁边,发了两块板子和一本书,今天特意秀下。书在公司,也就不秀了。最近赶项目,很少来EE逛了,现在真有点,EEWOLRD公司近了,但是论坛越有点远 ......
wateras1 聊聊、笑笑、闹闹
EEWORLD大学堂----基于Intel FPGA的HLS开发流程(英特尔官方教程)
基于Intel FPGA的HLS开发流程(英特尔官方教程):https://training.eeworld.com.cn/course/5561介绍Intel HLS的基本概念和开发方法论。...
Lemontree FPGA/CPLD
水贴之SOC开发中volatile限定词与编译器的优化!!!!
最近上手nios软核处理器,入门自然少不了流水灯,开始按照“NIOS2那些事儿”写的流水灯程序,但是然后函数是自己写的,结果所有等都是一直长亮,死活不能流水。 代码如下: /* ......
扬帆起航 FPGA/CPLD
CC2531内部有定位引擎吗?还是只有CC2431用?
CC2531内部有定位引擎吗?还是只有CC2431用? ...
长不大的小孩 无线连接
急,谁能帮我Error, Don\'t know how to build file \"D:\\ti\\myprojects\\F2812.cmd
附件 daohang.rar (44.7 KB) 2006-12-6 09:11, 下载次数: 82 ...
hezudao 微控制器 MCU

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程 索引文件: 2850  578  1913  456  2396  44  22  54  24  15 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved