电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 PDF数据手册

NRSZ392M10V16X25F

产品描述Aluminum Electrolytic Capacitor, Polarized, Aluminum (wet), 10V, 20% +Tol, 20% -Tol, 3900uF, Through Hole Mount, RADIAL LEADED, ROHS COMPLIANT
产品类别无源元件    电容器   
文件大小365KB,共5页
制造商NIC Components Corp
标准  
下载文档 详细参数 全文预览

NRSZ392M10V16X25F概述

Aluminum Electrolytic Capacitor, Polarized, Aluminum (wet), 10V, 20% +Tol, 20% -Tol, 3900uF, Through Hole Mount, RADIAL LEADED, ROHS COMPLIANT

NRSZ392M10V16X25F规格参数

参数名称属性值
是否无铅不含铅
是否Rohs认证符合
Objectid2019310912
包装说明,
Reach Compliance Codecompliant
Country Of OriginJapan, Mainland China, Taiwan
ECCN代码EAR99
YTEOL6.75
电容3900 µF
电容器类型ALUMINUM ELECTROLYTIC CAPACITOR
直径16 mm
介电材料ALUMINUM (WET)
JESD-609代码e3
漏电流0.39 mA
长度25 mm
安装特点THROUGH HOLE MOUNT
负容差20%
端子数量2
最高工作温度105 °C
最低工作温度-55 °C
封装形状CYLINDRICAL PACKAGE
封装形式Radial
包装方法BULK
极性POLARIZED
正容差20%
额定(直流)电压(URdc)10 V
纹波电流1345.5 mA
表面贴装NO
Delta切线0.25
端子面层Tin (Sn)
端子节距7.5 mm
端子形状WIRE
迷惑 的问题
没作过嵌入式的,现在要作一个 vs 2005 + wince6.0 列车的上项目,我主要作用户交互界面 ,在平板PC机上运行(触摸屏),这个设备现还没看到没理顺清楚, 我平时用vs C++ 2005.我应怎样搭建平台啊...??目前 wince 6.0 已装上,但vs 2005 新建也没看到啊.vc 工程下有,---smart device -mfc /atl等.也没看到wince 6.0啊望大家...
ssssssss 嵌入式系统
T型电阻网络反相输入比例器举例
在实际应用电路中,为了提高反相输入比例运算电路的输入电阻,常用图示电路的T型电阻网络代替一个反馈电阻 。设 , 。(1)求(2)若用一个电阻 替换图中的T型电阻网络,为了得到同样的电压增益, 应选多大的阻值?相关知识:反相输入比例器。解题思路:根据运放输入端“虚短”、“虚断”的结论推导输入电压与输出电压之间的关系式。解题过程:(1)为分析方便,标出各支路的电路参考方向如图所示。因为电路的同相输入端...
程序天使 模拟电子
pci9054调不出来,不知道是不是FPGA时序延迟的问题
公司挺成熟的一个架构,到我这就出了问题,原先LCLK是外部晶振直接给的,我是进了FPGA然后再通过FPGA给的9054的片子,具体情况是:eeprom到9054到pci一端没问题,板卡ID字读写正常,9054到FPGA一端不通,ADS信号与LW/R信号示波器抓不出来,而且调试过程中正常过两次,程序驱动什么的都没变,我在想是不是这个CLK的问题,导致PCI的CLK与9054的clk同步性不好了...
流浪的猥琐 FPGA/CPLD
求助各位大仙~~intel8051的一个小程序
在RAM30H处连续存放20个数据,将其搬到50H处,连续存放并统计数据块中05H的总个数。用汇编怎么做哦~~多谢指教~~...
mingboal 嵌入式系统
我的SensorTag 到手了,多图演示
[align=center][b][size=7]我的SensorTag 到手了,多图演示[/size][/b][/align][b]悲催的是没有支持4.0的手机:([/b]...
在路上的旁观者 无线连接
FPGA中的冒险现象
信号在FPGA器件内部通过连线和逻辑单元时,都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关,同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素,多路信号的电平值发生变化时,在信号变化的瞬间,组合逻辑的输出有先后顺序,并不是同时变化,往往会出现一些不正确的尖峰信号,这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现...
eeleader FPGA/CPLD

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 国产芯 大学堂 TI培训 Datasheet 电子工程 索引文件: 148  214  376  917  1385 

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved